[发明专利]具有可变分辨率的单级循环模数转换器中的电流降低

权利要求书

1.一种适用于将模拟输入信号转换成数字输出信号的转换器，包括：

用于接收所述模拟输入信号的模拟输入端；

与所述模拟输入端耦接的冗余符号数RSD级，所述RSD级被配置为：

在所述模拟输入端接收所述模拟输入信号；

在第一时钟周期的第一半周期期间根据所述模拟输入信号于数字输出处产生第一数量的位；

在所述第一时钟周期的第二半周期期间于模拟输入端提供所述模拟输入信号的残余反馈信号；以及

在第二时钟周期的第一半周期期间根据所述残余反馈信号于所述数字输出处产生第二数量的位，所述第二数量的位小于所述第一数量的位；以及

与所述数字输出耦接的数字部，所述数字部被配置为对所述第一数量的位和所述第二数量的位执行数字对准和校正以生成所述数字输出信号。

2.根据权利要求1所述的转换器，所述RSD级包括：

可操作以产生所述残余反馈信号的乘法数模转换器MDAC；以及

可操作以基于所述模拟输入信号产生所述第一数量的位以及可操作以基于所述残余反馈信号产生所述第二数量的位的子模数转换器。

3.根据权利要求2所述的转换器，所述子模数转换器包括：

与所述模拟输入端耦接的并且被配置为将所述残余反馈信号与多个预定电压进行比较的多个比较器；以及

与所述多个比较器耦接的并且被配置为至少基于来自第一组比较器的输出生成所述第一数量的位的逻辑电路，所述逻辑电路还被配置为至少基于来自第二组比较器的输出生成所述第二数量的位，所述第二组比较器是所述第一组比较器的子集。

4.根据权利要求3所述的转换器，所述MDAC包括：

可操作以产生所述残余反馈信号的运算放大器；

与第一节点耦接的第一电容器；

与所述第一节点耦接的第二电容器；

与第二节点耦接的第三电容器；

与所述第二节点耦接的第四电容器；

耦接于所述运算放大器的输入与所述第一节点之间的第一开关；以及

耦接于所述运算放大器的所述输入与所述第二节点之间的第二开关。

5.根据权利要求4所述的转换器，所述MDAC还包括耦接于所述第一节点和所述第二节点之间的第三开关。

6.根据权利要求1所述的转换器，其中所述RSD级还被配置为在所述第二时钟周期的第二半周期期间产生第三数量的位，所述第三数量等于所述第二数量。

7.根据权利要求6所述的转换器，其中所述第一数量是3以及所述第二数量是2。

8.一种循环冗余符号数RSD模数A/D转换器，包括：

用于接收模拟输入信号的输入端；

连接于所述输入端和第一节点之间的第一开关，所述第一开关可操作以将所述模拟输入信号施加于所述第一节点；

连接于所述第一节点和第二节点之间的第二开关，所述第二开关可操作以将残余电压反馈信号施加于所述第一节点，所述第一开关可操作以在所述第二开关为断开时是闭合的，所述第二开关可操作以在所述第一开关为断开时是闭合的；

具有与所述第二节点连接的输出端的运算放大器，所述运算放大器可操作以生成所述残余电压反馈信号并且将它施加于所述第二节点；

多个比较器，每个比较器具有与所述第一节点耦接的第一输入和输出，每个所述比较器可操作以将所述模拟输入信号和所述残余电压反馈信号中选出的一个信号与预定电压信号进行比较；以及

与所述比较器的所述输出耦接的逻辑电路，所述逻辑电路可操作以在A/D转换的第一时钟相位期间生成第一数字输出信号并且可操作以在所述A/D转换的第二时钟相位期间生成第二数字输出信号，所述第一数字输出信号基于第一组所述比较器的所述输出，所述第二数字输出信号基于第二组所述比较器的所述输出。

9.根据权利要求8所述的循环RSD A/D转换器，所述第一数字输出信号包括三个数字位，所述第二数字输出信号包括两个数字位。

10.根据权利要求9所述的循环RSD A/D转换器，其中所述第二时钟相位在所述第一时钟相位之后，以及其中在所述第一时钟相位和所述第二时钟相位之间有至少一个中间时钟相位。