[发明专利]非易失性存储器件及其编程方法有效

专利信息
申请号: 201110190972.8 申请日: 2011-07-08
公开(公告)号: CN102332304A 公开(公告)日: 2012-01-25
发明(设计)人: 朴镇寿 申请(专利权)人: 海力士半导体有限公司
主分类号: G11C16/10 分类号: G11C16/10;G11C16/02
代理公司: 北京弘权知识产权代理事务所(普通合伙) 11363 代理人: 郭放;许伟群
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 非易失性存储器 及其 编程 方法
【说明书】:

相关申请的交叉引用

本申请要求2010年7月9日提交的韩国专利申请号为10-2010-0066487的优先权,其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种非易失性存储器件及其编程方法,更具体地,涉及一种能够防止擦除单元的阈值电压的偏移的非易失性存储器件及其编程方法。

背景技术

在能够电编程及擦除数据而不需要在特定时间间隔进行重新写入数据的刷新操作的非易失性存储器件中,相邻的存储器单元之间的间距随着集成度的增加而变窄。

图1A和图1B是表示由于相邻的存储器单元之间的干扰而导致的对编程单元和擦除单元的影响的图。

如图1A和图1B所示,编程单元受到来自于同时被编程的相邻的存储器单元的耦合效应,而擦除单元受到由所有的相邻的存储器单元所导致的耦合效应,无论它们是否同时被擦除。相应地,擦除单元的阈值电压与编程单元的阈值电压相比可能分布得更宽。

图2表示擦除单元的阈值电压分布上的偏移。

如图2所示,擦除单元的阈值电压分布由于针对相邻的存储器单元的编程操作而偏移。例如,在与擦除单元相邻的所有存储器单元都被编程了第三电压分布C的情况下,擦除单元可能经历阈值电压分布上的最大的偏移。相应地,在读取操作时,擦除单元可能会被错误地读出为就像其具有编程单元的阈值电压分布、例如第一阈值电压分布A一样。

发明内容

本发明的示例性实施例涉及一种非易失性存储器件的编程方法。根据所述实施例,在对选中的页执行最低有效位(LSB)编程操作之后,感测选中的页的最低有效位(LSB)数据并将其储存到页缓冲器中,然后对选中的页执行擦除操作。接着,将最高有效位(MSB)数据输入至页缓冲器,然后利用先前所储存的最低有效位(LSB)数据以及新输入的最高有效位(MSB)数据对选中的页执行编程操作。相应地,由于选中的页所包括的擦除单元的阈值电压分布上没有偏移,因此可以增加用于读取操作的余量。

根据本发明一个方面的非易失性存储器件的编程方法包括以下步骤:将第一比特的数据编程到存储器单元阵列中的多个页中的目标页中;感测被编程的数据并将感测到的数据储存到与存储器单元阵列耦接的页缓冲器中;擦除目标页的数据;将第二比特的数据输入至页缓冲器,并通过将储存在页缓冲器中的第二比特的数据与第一比特的数据进行组合来产生编程数据;以及将编程数据编程到目标页中。

根据本发明另一个示例性实施例的非易失性存储器件的编程方法包括以下步骤:将要被编程到存储器单元阵列所包括的多个页中的目标页中的最低有效位(LSB)数据输入至与存储器单元阵列耦接的页缓冲器;擦除目标页的数据;将最高有效位(MSB)数据输入至页缓冲器;以及将最低有效位(LSB)数据与最高有效位(MSB)数据进行组合,并将组合数据编程到目标页中作为编程数据。

根据本发明又一个示例性实施例的非易失性存储器件的编程方法包括以下步骤:将最低有效位(LSB)数据输入至页缓冲器的第一锁存器;擦除存储器单元阵列中的多个页中的目标页的数据;将最高有效位(MSB)数据输入至页缓冲器的第二锁存器;以及将储存在页缓冲器中的MSB数据和LSB数据进行组合,并将组合数据编程到目标页中。

根据本发明一个方面的非易失性存储器件包括:具有多个页的存储器单元阵列;以及与存储器单元阵列耦接并包括第一、第二和第三锁存器的页缓冲器。在编程操作期间,页缓冲器被配置为:将最低有效位(LSB)数据输入至第一锁存器,擦除目标页的数据,将最高有效位(MSB)数据输入至第二锁存器,通过将最高有效位(MSB)数据和最低有效位(LSB)数据进行组合来产生编程数据,将编程数据储存到第三锁存器中,并将编程数据编程到目标页中。

附图说明

图1A和图1B是表示由于相邻的存储器单元之间的干扰而导致的对编程单元和擦除单元的影响的图;

图2表示擦除单元的阈值电压分布上的偏移;

图3表示非易失性存储器件的存储器单元阵列和页缓冲器的结构;

图4是根据本发明的第一示例性实施例的编程方法的流程图;以及

图5是根据本发明的第二示例性实施例的编程方法的流程图。

具体实施方式

以下将参照附图详细描述本发明的一些示例性实施例。提供附图以使本领域技术人员可以实现并使用本发明的示例性实施例。

图3示出非易失性存储器件的存储器单元阵列和页缓冲器的结构。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110190972.8/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top