[发明专利]一种高速低功耗的循环码编码器

说明书

技术领域

本发明涉及集成电路技术领域，尤其涉及一种高速低功耗的循环码编码器。

背景技术

模数转换的过程主要由采样、量化和编码三部分组成。量化后的数字量可以采用多种编码表示，比如顺序码、循环码等，不同的码制有着不同的特点，应用于不同的模数转换器(ADC)结构。图1以三位二进制码为例给出了顺序码、循环码以及最终输出的二进制码之间的对应关系，由图可见循环码信息量是顺序码信息量的两倍。

无论是顺序码还是循环码，其中0-1、1-0的转换都只有一个，因此，如果要实现从顺序码或者循环码到二进制码的转换，原则上只需要找到0和1的转换位，然后利用逻辑电路、ROM或者PLA确定相应二进制码即可。

目前，最常用的编码器为ROM编码器，如图2所示，如果是n位温度码(T₁～T_n)，可以使用与逻辑来判别0-1的转换位置，判断结果作为ROM编码器的字线选择逻辑来实现温度码到二进制码的转换。如果是n位循环码(CT₁～CT_n)，则需使用异或逻辑来判别0-1或者1-0的转换位置。其中ROM编码器中可以是二进制码，也可以是格雷码，但需要额外的逻辑把格雷码转换成为二进制码。ROM编码器结构规整，易于实现，但是随着ADC分辨率的增加，ROM编码器的复杂度呈指数上升，导致速度急剧降低，而功耗迅速上升，给整个模数转换器的性能都带来很大的影响。

因此，如何设计一种高速低功耗的循环码编码器，即为本领域技术人员的研究方向所在。

发明内容

本发明的目的在于提供一种新型的高速低功耗的循环码编码器，它是基于一种新的算法，使用级联的多米诺电路实现的循环码编码器。

为了达到上述目的，本发明提供一种高速低功耗的循环码编码器，其包括一预处理模块及一或模块，其中

所述的预处理模块，其用于实现多个异或逻辑，所述的多个异或逻辑通过多组多米诺电路来实现，所述的多组多米诺电路接收一时钟信号并具有多组输出；

所述的或模块，其用于实现或逻辑，其包括多个MOS管并联，所述的MOS管的栅级连接于所述的多组多米诺电路的多组输出端。

较佳的实施方式中，对于n位二进制码输出，得到下面的异或-或关系：

B_n＝CT_m

Bn-1=CTm⊕CTm/2]]>

Bn-2=CTm⊕CT3m/4+CTm/2⊕CTm/4]]>

.

.