[发明专利]利用GPIO模拟低速并行接口的方法

说明书

技术领域

本发明涉及税控领域，具体而言，涉及一种利用GPIO模拟低速并行接口的方法。

背景技术

现有税控专用硬件设备，因为产品延续的原因，其核心单元只具有低速的并行接口，该低速的并行接口通过一个并口转PCI(Peripheral Component Interconnect)接口的转换芯片转接出一个PCI从接口，转接出的PCI从接口作为税控设备整体的对外通信接口，在使用时税控设备安装在微型计算机的PCI扩展插槽上。

随着计算机总线技术的发展，微型计算机的扩张插槽将由PCI e(Peripheral Component Interconnect Express)来取代PCI，所以税控设备的PCI从接口也需要升级为PCI e的从接口，才能适应新的计算机总线。

一般来说，更换接口转换芯片，使用新的接口转换芯片将核心单元的低速并行接口转换为PCI e的从接口，即能满足这样的升级需求，但市场中无法找到具有此功能的转换芯片，只能找到由PCI e的从接口转换出的若干GPIO(General Purpose Input Output，通用输入/输出)这样的转换芯片，该芯片内部提供多个控制寄存器，实现对GPIO的控制。

为了满足税控专用硬件设备的升级要求，本方案的研发人员决定使用现有的这款转换芯片来实现PCI e的从接口到低速并行接口的转换。

相关背景技术1：

PCI e的从接口转若干GPIO的转换芯片的特点是：

接口转换芯片内部具有GPIO数据寄存器、输入输出控制寄存器和高阻寄存器，GPIO数据寄存器为32位寄存器，寄存器中的每1位与一个GPIO引脚对应，当设置引脚为输入状态时，如果某一GPIO引脚的电平为高电平时，该位值为1，当电平为低电平时，该位值为0。反之，当设置为输出状态时，数据寄存器的值则决定了GPIO引脚的电平高低状态。输入输出控制寄存器为32位，寄存器中的每1位对应一个GPIO引脚，用来控制GPIO引脚处于输入或是输出状态，某一位值为1，表示该位对应的GPIO引脚为输入状态，值为0，表示该位对应的GPIO引脚为输出状态。高阻寄存器也是32位，一位对应一个GPIO引脚，当某一位为1时，对应的GPIO引脚为高阻状态，为0时为输入或输出状态，由输入输出控制寄存器决定。

相关背景技术2：

PCI e的从接口设备在安装到计算机上以后，如果要正常使用，还需要配套一个驱动程序，驱动程序安装在计算机上控制计算机的PCI e的主接口，每次通信由主接口发起，从接口响应，表现为一问一答的通信特点，从接口设备为被动式地等待主接口的命令。

发明内容

本发明提供一种利用GPIO模拟低速并行接口的方法，用以将PCI e的从接口转为低速并行接口，使得税控专用硬件设备能够满足计算机总线升级的要求。

为达到上述目的，本发明提供了一种利用GPIO模拟低速并行接口的方法，其包括以下步骤：

将接口转换芯片的GPIO引脚分为数据引脚和控制引脚，将数据引脚定义为低速并行接口的数据总线，将控制引脚定义为低速并行接口的控制总线；

通过PCI e从接口的驱动程序中的GPIO控制模块对接口转换芯片内部的GPIO数据寄存器和输入输出控制寄存器进行控制，使得数据总线和控制总线处于一种低速并行接口的工作运行状态。

较佳的，数据引脚定义为8的倍数。

较佳的，控制总线包括4个控制信号引脚，分别为自身缓存状态输出引脚、对方读信号输入引脚、对方缓存状态输入引脚、自身读信号输出引脚。

较佳的，通过PCI e从接口的驱动程序中的GPIO控制模块对接口转换芯片内部的GPIO数据寄存器和输入输出控制寄存器进行控制，使得数据总线和控制总线处于低速并行接口的工作运行状态步骤包括：

在上电复位后，对PCI e从接口的驱动程序中的GPIO控制模块进行初始化操作；

当应用程序有数据要发送给PCI e的从接口设备时，应用程序将要发送的数据传递驱动程序，驱动程序再把要发送的数据传递给GPIO控制模块，GPIO控制模块控制接口转换芯片的控制总线和数据总线将要发送的数据传递给从接口设备；

GPIO控制模块控制接口转换芯片的控制总线和数据总线接收从接口设备返回的数据。

较佳的，在上电复位后，对PCI e从接口的驱动程序中的GPIO控制模块进行初始化操作步骤包括：

将高阻寄存器中定义为数据总线的GPIO引脚置为高阻状态；