[发明专利]修补层形成方法及金属氧化物半导体晶体管结构

说明书

技术领域

本发明涉及一种修补层的形成方法及具有修补层的金属氧化物半导体晶体管结构，且特别是涉及一种在栅极结构侧壁表面形成修补层的方法与栅极结构侧壁具有修补层的金属氧化物半导体晶体管结构。

背景技术

随着组件集成度的要求增加，完成于半导体芯片上的晶体管组件必须越来越小，但是尺寸缩小将严重影响晶体管组件的性能，例如晶体管开启状态电流(Ion)变小与栅极漏电流(Jg)过大等缺失。因此，如何在有限尺寸的条件下，有效地增进晶体管组件的性能，便是发展本申请的主要目的。

发明内容

本发明提出一种修补层形成方法，此方法包括下列步骤。首先，提供基板，该基板上方已形成有栅极结构，该栅极结构至少包括栅极介电层以与栅极导体结构。接着，执行氮化工艺而在栅极结构表面上形成含氮表面层。接着，对含氮表面层进行热氧化法以形成修补层。

在本发明的优选实施例中，上述基板的材料为硅，上述栅极介电层的材料为氧化硅、氮化硅或氮氧化硅，上述栅极导体结构的材料为多晶硅。

在本发明的优选实施例中，上述氮化工艺为去耦合等离子体氮化工艺。

在本发明的优选实施例中，执行上述去耦合等离子体氮化工艺的压力范围为5毫托耳(mTorr)至15毫托耳(mTorr)，能量范围为1000瓦特(Watt)至2400瓦特(Watt)，操作时间范围为25秒至45秒。

在本发明的优选实施例中，上述热氧化法为湿式快速热氧化法或干式快速热氧化法。

在本发明的优选实施例中，上述热氧化法的温度范围为800℃至900℃。

在本发明的优选实施例中，上述热氧化法为炉管加热氧化法。

在本发明的优选实施例中，上述炉管加热氧化法的温度范围为700℃至800℃。

在本发明的优选实施例中，上述修补层的厚度范围为10埃至20埃

在本发明的实施例中，上述修补层为氮氧化硅层。

在本发明的优选实施例中，上述修补层形成方法还包括下列步骤：于修补层侧壁表面形成第一间隙壁；于第一间隙壁表面形成牺牲间隙壁；以及于牺牲间隙壁表面形成第二间隙壁。

在本发明的实施例中，上述第一间隙壁的材料为厚度范围为50埃至100埃的氮化硅，上述牺牲间隙壁的材料由厚度范围为25埃至75埃的氧化硅及厚度范围为200埃至400埃的氮化硅所组成及上述第二间隙壁的材料的总厚度范围为200埃至400埃

本发明亦提出一种金属氧化物半导体晶体管结构，设置在基板上方，金属氧化物半导体晶体管结构包括：栅极介电层，设置在基板上方；栅极导体结构，设置在栅极介电层上方；以及修补层，至少覆盖在栅极导体结构的侧壁表面，且其修补层为氮氧化硅层。

在本发明的实施例中，上述基板的材料为硅，上述栅极介电层的材料为氧化硅、氮化硅或氮氧化硅，上述栅极导体结构的材料为多晶硅。

在本发明的实施例中，上述修补层的厚度范围为10埃至20埃

在本发明的实施例中，上述氮氧化硅层中的氮混合比例范围为5％至40％。

在本发明的实施例中，上述金属氧化物半导体晶体管结构还包括第一间隙壁，形成于修补层侧壁表面；轻掺杂漏极结构，形成于基板中，其位置与宽度相对应至第一间隙壁的位置与宽度；牺牲间隙壁，形成于第一间隙壁表面；以及第二间隙壁，形成于牺牲间隙壁表面。

在本发明的实施例中，上述第一间隙壁的材料为厚度范围为50埃至100埃的氮化硅，上述牺牲间隙壁的材料由厚度范围为25埃至75埃的氧化硅及厚度范围为200埃及400埃的氮化硅所组成、上述第二间隙壁的材料的总厚度范围为200埃至400埃

在本发明的实施例中，上述金属氧化物半导体晶体管结构还包括源/漏极结构，形成于基板中，源/漏极结构的材料为硅化锗(SiGe)或碳化硅(SiC)。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作而详细说明如下。

附图说明

图1a为制作金属氧化物半导体晶体管过程中的栅极结构的示意图。

图1b为形成氧化硅层以修补栅极导体结构的示意图。

图2a为形成含氮表面层于栅极导体结构侧壁及基板表面的示意图。

图2b为将含氮表面层转化为修补层的示意图。

图2c为形成轻掺杂漏极结构及源/漏极结构于基板中的示意图。

附图标记说明

基板1

栅极结构10

第一间隙壁12

轻掺杂漏极结构13

源/漏极结构14