[发明专利]硅通孔的容错单元与方法

说明书

技术领域

本发明是有关于一种具有硅通孔(through-silicon via，TSV)的芯片叠层，且特别是有关于一种硅通孔的容错(fault-tolerant)单元与容错方法。

背景技术

三维集成电路(3D ICs)是将多个芯片相互堆叠而形成芯片叠层结构。图1说明传统芯片叠层结构示意图。芯片叠层100包括芯片110与芯片120。芯片110与芯片120之间配置多个硅通孔(through-silicon via，TSV)结构。为了电路布局与绕线考虑，两个相邻芯片110与120之间可以利用多个硅通孔结构来传递相同的信号或电源。所述硅通孔结构包含硅通孔、焊垫(pad)与微导电凸块(Micro Bump)，其中硅通孔配置于上层芯片110中，而焊垫与微导电凸块则配置于芯片110与芯片120之间。

例如，图1所示硅通孔结构TSV1、TSV2与TSV3便是将芯片110的频率信号CLK传递至芯片120中不同的频率子树。图1中硅通孔结构TSV1、TSV2与TSV3的外观仅为示意。然而，一旦硅通孔结构失效(fault)，则三维集成电路将因为信号无法传递而不能正常工作。因此硅通孔结构的性能是影响三维集成电路优良率的重要因素之一。

发明内容

根据本实施例提供一种硅通孔(through-silicon via，TSV)的容错单元与容错方法。此容错单元不需增加额外的硅通孔结构便可以实现硅通孔容错的效果。

本实施例提出一种硅通孔容错单元，包括n个硅通孔结构TSV1～TSVn、n个节点N1₁～N1_n、n个节点N2₁～1N2_n以及一开关模块。节点N1₁～N1_n配置于芯片叠层的第一芯片上。节点N2₁～N2_n配置于芯片叠层的第二芯片上。硅通孔结构TSVi电性连接于节点N1_i与节点N2_i之间，其中1≤i≤n。开关模块配置于第二芯片。开关模块耦接于节点N2₁～N2_n与第二芯片的一测试路径之间。在正常操作状态下，当硅通孔结构TSV1～TSVn有效时，开关模块不连接该测试路径与节点N2₁～N2_n。在正常操作状态下，当硅通孔结构TSVi失效时，开关模块将节点N2_i连接至其它第二节点中至少其中之一。在测试状态下，开关模块将该测试路径连接至节点N2₁～N2_n。

此外，本实施例提出一种硅通孔容错方法，包括：配置n个硅通孔结构TSV1～TSVn在该芯片叠层的第一芯片与第二芯片之间，其中硅通孔结构TSVi电性连接第一芯片的第一节点N1_i与第二芯片的第二节点N2_i，1≤i≤n且n为整数；配置开关模块于第二芯片，其中该开关模块耦接于这些第二节点N2₁～N2_n与该第二芯片的一测试路径之间；在正常操作状态下，当这些硅通孔结构TSV1～TSVn有效时，使开关模块不连接该测试路径与第二节点N2₁～N2_n；在正常操作状态下，当硅通孔结构TSVi失效时，使开关模块将该第二节点N2_i连接至其它第二节点中至少其中之一N2_j(其中j不等于i)；以及在一测试状态下，使开关模块将该测试路径连接至第二节点N2₁～N2_n。

基于上述，本实施例利用芯片叠层中具有相同信号特性的硅通孔结构TSV1～TSVn相互组成一容错单元。此容错单元不需增加额外的硅通孔结构。也就是说，在正常操作状态下，硅通孔结构TSV1～TSVn各自从第一芯片传递具有相同特性的多个信号(例如频率信号)至第二芯片的多个电路模块(例如频率树)。当硅通孔结构TSVi失效而无法将信号传递至第二芯片的节点N2_i时，开关模块可以将其它硅通孔结构的信号(相同特性的信号)输送至节点N2_i。因此，本实施例的容错单元可以实现硅通孔容错的功效。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1说明传统芯片叠层结构示意图。