[发明专利]存储元件以及内存结构

说明书

技术领域

本发明总的涉及存储元件。

背景技术

常规的熔丝和反熔丝元件提供一次性可编程存储元件。换言之，该元件以默认的或初始的状态起始，并且仅仅一次编程即至最终状态。一旦编程至最终状态，该元件不可以重编程至其他状态。

通常，为了使能多次可编程性，基于希望的可编程性复制熔丝或反熔丝元件。因此，当需要大容量存储器时，常规的熔丝和反熔丝元件可以是面积效率不高的解决方案(area inefficient solutions)。

因此，需要多次可编程存储元件。

发明内容

根据本发明的一个方面，提供一种存储元件，包括：

与所述存储元件的N-区(N-doped region)耦合的第一终端；

与所述存储元件的P-区耦合的第二终端；其中所述N-区和P-区产生多晶硅二极体反熔丝(poly diode anti-fuse)；以及

覆盖所述N-区和P-区的硅化物层，其中在所述存储元件的初始编程状态中，所述硅化物层产生与所述多晶硅二极体反熔丝并联(in parallel with)的多晶硅熔丝(poly fuse)。

优选地，所述存储元件是多次可编程的。

优选地，所述存储元件是至少三次可编程的。

优选地，在所述初始编程状态中，与所述多晶硅二极体反熔丝并联的所述多晶硅熔丝提供非常低的阻抗。

优选地，在所述初始编程状态中，所述存储元件充当所述第一终端和所述第二终端之间的短路。

优选地，所述存储元件提供第一编程状态，其中，所述第一编程状态中所述存储元件的第一阻抗高于所述初始编程状态中所述存储元件的初始阻抗。

优选地，通过应用所述存储元件的所述第一终端与所述第二终端之间的第一电流实现所述第一编程状态。

优选地，所述第一电流断开(open)所述硅化物层。

优选地，所述多晶硅二极体反熔丝提供所述第一编程状态中所述存储元件的所述第一阻抗。

优选地，所述存储元件提供第二编程状态，其中，所述第二编程状态中所述存储元件的第二阻抗低于所述第一编程状态中所述存储元件的所述第一阻抗。

优选地，通过应用所述存储元件的穿过所述第一终端与所述第二终端的第一电压实现所述第二编程状态。

优选地，所述第一电压导致所述多晶硅二极体反熔丝至高度反向偏置的状态。

优选地，在所述第二编程状态中，所述多晶硅二极体反熔丝充当具有低阻抗的电阻元件并且提供所述存储元件的所述第二阻抗。

优选地，所述存储元件提供第三编程状态，其中，所述第三编程状态中所述存储元件的第三阻抗高于所述第二编程状态中所述存储元件的所述第二阻抗。

优选地，通过应用所述存储元件的所述第一终端与所述第二终端之间的第二电流实现所述第三编程状态。

优选地，所述第二电流开路由所述存储元件的所述N-区和P-区形成n-p结。

优选地，在所述第三编程状态中，所述存储元件充当所述第一终端与所述第二终端之间的开路。

根据本发明的一个方面，内存结构包括：

多个可编程的存储元件，所述多个存储元件的每个存储元件包括：

与N-区耦合的第一终端；

与P-区耦合的第二终端；以及

覆盖所述N-区和所述P-区的硅化物层；

其中所述每个存储单元独立于所述多个可编程的存储单元的其他存储单元是可编程的。

优选地，仅仅当所述多个可编程的存储元件的其中一个已经耗尽它所有可利用的编程状态时，所述内存结构需要完整的重写。

优选地，每个所述多个可编程的存储元件是至少三次可编程的。

优选地，所述N-区和所述P-区产生多晶硅二极体反熔丝。

优选地，在所述存储元件的初始编程状态中，所述硅化物层产生与所述多晶硅二极体反熔丝并联的多晶硅熔丝。

附图说明

此处包含的并且形成部分说明书的附图阐述了本发明，并与说明书一起进一步用于解释本发明的原则以及使相关领域的技术人员能够制造和使用本发明。

图1-4是各种一次性可编程存储元件的示意图；

图5是根据本发明实施例的、存储元件的实例的示意图；

图6A-D是根据本发明实施例的、存储单元的编程状态的实例的示意图；

将参照附图描述本发明。通常地，以相应的标号中最左边的数字代表性地表明元件首次出现的附图。