[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体工艺技术领域，尤其涉及一种半导体器件及其制造方法。

背景技术

在先进CMOS技术中，提出嵌入式硅锗(Embedded SiGe，eSiGe)工艺，以增大PMOS器件沟道区的压缩应力，增强其载流子迁移率；其中使用嵌入式硅锗来形成源区或漏区，从而对沟道区施加应力。进一步提出了形成Sigma(“∑”)(或称为钻石(diamond))形凹陷以填充硅锗的技术方案，增强施加应力的效果，提高PMOS器件性能。

图1A至图1C示意性地示出现有技术中形成Sigma形凹陷的工艺各个阶段的截面图。

如图1A所示，提供形成有栅极的衬底，可以选择衬底的表面的晶面方向为(100)。

如图1B所示，例如通过干法蚀刻在衬底中形成“U”形凹陷(通过A、B、C、D点确定该凹陷)；“U”形凹陷底部的晶面方向也是(100)，“U”形凹陷侧壁的晶面方向可以是(110)。在随后的湿法蚀刻过程中，在<111>晶向上的蚀刻速度小于在其它晶向上的蚀刻速度。

如图1C所示，采用具有晶向选择性的湿法蚀刻剂，例如包含四甲基氢氧化铵(TMAH)的蚀刻剂，通过“U”形凹陷对衬底进行蚀刻以形成Sigma形凹陷。

然而，由于在<100>晶向和<110>晶向上的蚀刻速度比在<111>晶向上的蚀刻速度大，所以凹陷底部很容易被过度蚀刻，从而使得凹陷两侧侧壁的下半部分相交。于是，该各向异性蚀刻的结果往往导致凹陷的底部是尖的，而不是平的。图2示出现有技术中形成的Sigma形凹陷的图片。

此外，对于目前在干法刻蚀后进行后湿法刻蚀的实践，湿法刻蚀导致在不同CD区域上严重的微负载效应(micro loading effect)。

发明内容

鉴于以上问题，本发明的一个目的是提供一种半导体器件的制造方法，能够避免形成的Sigma形凹陷具有尖的底部。

根据本发明的第一方面，提供了一种半导体器件制造方法，包括：在衬底中形成凹陷；对凹陷底部进行注入以在凹陷底部下方预定深度形成非晶化层；以非晶化层作为阻挡层对凹陷进行晶向选择性湿法刻蚀从而形成Sigma形凹陷。

优选地，采用Ge、Si、BF₂、C、Xe、或者Sb进行所述注入。

优选地，注入的能量为3～10KeV，剂量(Dosage)为5×10¹³～5×10¹⁵原子/平方厘米，注入倾斜角度(Implant Tilt Angle)为0～5度。

优选地，该方法还包括：在Sigma形凹陷内生长SiGe或SiGe:B(原位掺杂B的SiGe)。

优选地，该方法在Sigma形凹陷内生长SiGe或SiGe:B前包括：对非晶化层进行热处理工艺用于SiGe或SiGe:B外延生长。其中，对非晶化层进行热处理工艺包括：通过尖峰退火(Spike Anneal)对非晶化层进行修复；或者通过固相外延再生长(Solid Phase EpitaxyRegrowth，SPER)对非晶化层进行修复；或者通过MSA(long pulseFLA or longer dwell time LSA)对非晶化层进行修复。优选地，尖峰退火的温度为900～1100℃。

优选地，半导体衬底上形成有栅极，生长有SiGe或SiGe:B的所述Sigma形凹陷被用作源/漏区。

优选地，所述在衬底表面形成凹陷包括：通过干法刻蚀在衬底表面形成凹陷。

根据本发明的第二方面，提供了一种半导体器件，其中，半导体器件的衬底表面形成有Sigma形凹陷，所述Sigma形凹陷的底面为非晶化层。

优选地，非晶化层的材料包括Ge、Si、BF₂、C、Xe、或者Sb。

优选地，Sigma形凹陷中生长有SiGe或SiGe:B。

优选地，半导体器件的半导体衬底上形成有栅极，生长有SiGe或SiGe:B的所述Sigma形凹陷被用作源/漏区。

根据本发明的半导体器件的制造方法，通过注入形成非晶化层，作为后面湿法刻蚀的阻挡层，避免了形成的Sigma凹陷具有尖的底部。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：