[发明专利]半导体存储装置及其驱动方法

说明书

技术领域

本发明涉及半导体存储装置及其驱动方法，更详细地说，涉及通过施加电压脉冲来改写存储为存储单元的可变电阻元件的电阻状态的信息的半导体存储装置及其驱动方法。

背景技术

近年来，广泛研究代替闪存的新型的非易失性半导体存储装置。其中，利用了通过对过渡金属氧化物等可变电阻体膜施加电压来使电阻发生变化这一现象的RRAM，在微细化界限方面比闪存有利，此外，能够进行高速的数据改写，因而正被广泛研究开发。

作为使用RRAM的存储单元阵列的结构，以往使用日本特开2002-151661号公报示出的1T1R型的存储单元阵列，即，通过在存储单元的可变电阻元件上串联连接单元选择用的晶体管，由此，能够限制在对在所选择的存储单元的可变电阻元件中存储的信息进行改写、读取时在非选择的存储单元中流动的漏泄电流以及寄生电流。

图8中示出以往使用的RRAM的单元阵列结构。在存储单元阵列200中，作为可变电阻元件，在列方向（图中横向）和行方向（图中纵向）呈矩阵状排列有R11～Rn1、R12～Rn2、???、R1m～Rnm，另外，作为单元选择用的晶体管，在列方向（图中横向）和行方向（图中纵向）呈矩阵状排列有Q11～Qn1、Q12～Qn2、???、Q1m～Qnm。在各个存储单元中，可变电阻元件的一端和晶体管的一端连接在一起，另外，排列成同一列的存储单元的可变电阻元件的另一端分别与在列方向延伸的位线BL1～BLm连接，排列成同一行的存储单元的晶体管的另一端与所有存储单元共用的公用线CML上，在排列成同一行的存储单元的晶体管的栅极端子上分别连接有在行方向上延伸的字线WL1～WLn。

从外部供给用于提供改写电压的电源线V1以及V2，经由改写电压施加电路201的晶体管对位线BL1～BLm施加电源线V1的电压，经由改写电压施加电路201的晶体管对公用线CML施加电源线V2的电压。另外，经由初始化电路202的晶体管，使位线BL1～BLm和公用线CML短路，从公用线侧对位线施加电压，从而利用位线以及与该位线连接的可变电阻元件间的布线的寄生电容的影响，能够对以前的成为改写动作电压状态的位线电压进行初始化。

图9示出对图8的可变电阻元件R11进行改写时的时序图。以后，将使可变电阻元件的电阻状态低电阻化并使在存储单元流动的电流增大的动作称为设置（写入），将使可变电阻元件的电阻状态高电阻化并使在存储单元流动的电流减小的动作称为复位（擦除）。设置、复位的定义当然也可以颠倒过来。另外，将该设置、复位合在一起称为改写。

在时刻t1，若在设置时则将字线WL1上升到电压V_WLS（代表值4V），若在复位时，则将字线WL1上升到电压V_WLR（代表值6V），之后，在时刻t2，使φ0、φ11、φ22～φ2m上升，进行初始化动作。即，经由改写电压施加电路201的晶体管对所选择的位线BL1施加电源线V1的电压,另外，对公用线CML施加电源线V2的电压，进而，经由初始化电路202的晶体管，对非选择的位线BL2～BLm施加与公用线CML相同的电压，对非选择位线的电压进行初始化。此时，电源线V1以及V2的电压是相同的初始化电压V_PRE（代表值1.5V），其结果是，公用线CML和所有位线BL1～BLm被预充电到相同的电压V_PRE。

然后，在时刻t4～t5期间，对电源线V1以及V2施加改写电压脉冲。即，在设置时，使电源线V1变化为电压V_SET（代表值3V），使电源线V2变化为GND，电流从所选择的位线BL1经由R11、Q11流向公用线CML。另一方面，在复位时，使电源线V1变化为GND，使电源线V2变化为电压V_RST（代表值3V），电流从公用线CML经由Q11、R11流向所选择的位线BL1。

在图8所示的阵列结构中，虽然能够使可变电阻元件的电阻值变化，但是，产生不能够在时间宽度短的电压脉冲下进行动作、即不能够高速动作的问题。下面说明其理由。

为了使可变电阻元件发生电阻变化，必须在恒定时间的期间施加恒定以上的电压。为了满足该条件，需要设定时刻t4和t5的间隔Δt。