[发明专利]存储器电路及应用所述存储器电路读取数据的方法

权利要求书

1.一种存储器电路，其特征在于，包括相互连接的控制电路以及全局存储阵列；

其中，所述全局存储阵列包括：

全局放大电路；

至少一个段存储阵列，以及，与各段存储阵列连接的段放大电路及段选通电路；

所述段存储阵列中包括至少一个组存储阵列，以及，与各组存储阵列连接的组放大电路及组选通电路；

所述全局放大电路通过全局位线与段放大电路及段选通电路连接，并且，所述全局放大电路中具有与所述全局位线连接的内部位线；所述段放大电路及段选通电路通过段位线与组放大电路及组选通电路连接；所述组放大电路及组选通电路通过组位线与组存储阵列中的存储单元连接；

所述控制电路包括：

读写控制单元，用于产生读写控制信号，并依据所述读写控制信号从所述全局存储阵列中读出数据或写入数据；

ECC电路，用于对读出数据和写入数据进行检查和纠正。

2.如权利要求1所述的存储器电路，其特征在于，所述全局存储阵列还包括：

与控制电路连接的控制信号缓冲器电路，所述控制信号缓冲器电路还与组放大电路及组选通电路、段放大电路及段选通电路、全局放大电路连接；

所述控制电路产生的读写控制信号发送至所述控制信号缓冲器电路，所述控制信号缓冲器电路依据读写控制信号相应连接组放大电路、组选通电路、段放大电路、段选通电路或全局放大电路执行对应操作。

3.如权利要求2所述的存储器电路，其特征在于，所述全局存储阵列还包括：

与控制信号缓冲器电路连接的字线选中单元，所述控制信号缓冲器电路依据相应的读写控制信号连接字线选中单元打开指定地址的字线。

4.如权利要求3所述的存储器电路，其特征在于，所述全局存储阵列还包括：

与控制信号缓冲器电路连接的预充电控制单元，所述控制信号缓冲器电路依据相应的读写控制信号连接预充电控制单元对组位线、段位线、全局位线和/或内部位线进行预充电或者关闭预充电。

5.如权利要求1、2、3或4所述的存储器电路，其特征在于，所述存储器电路还包括：

所述控制电路还包括刷新控制单元，用于产生刷新控制信号，并依据所述刷新控制信号连接刷新电路；

与全局存储阵列和控制电路连接的刷新电路，用于依据控制电路发送的刷新控制信号，控制所述全局存储阵列的刷新操作。

6.如权利要求5所述的存储器电路，其特征在于，还包括：

与控制电路输入端连接的输入控制处理电路：用于处理地址解析和端口读写信号；

控制电路还包括信号生成单元，用于依据解析获得的地址信息以及端口读写信号生成读写控制信号，所述读写控制信号包括：数据读写端口读信号以及数据读写端口写信号：

与控制电路连接的数据读写端口输出电路：用于提供数据读写端口的数据输出，所述数据为控制电路依据地址信息和数据读写端口读信号从所述全局存储阵列中读出的相应数据；

与控制电路连接的数据读写端口输入电路：用于接收需要写入全局存储阵列的数据；

所述控制电路依据地址信息和数据读写端口写信号向所述全局存储阵列写入该数据。

7.如权利要求5所述的存储器电路，其特征在于，所述端口读写信号还包括功能输出端口读信号，所述存储器电路还包括：

与控制电路连接的共用传送总线和控制线：用于向功能输出端口输出电路传送数据；

功能输出端口输出电路：用于提供功能输出端口数据输出，所述数据为控制电路依据地址信息和功能输出端口读信号从所述全局存储阵列中读出的相应数据。

8.如权利要求1所述的存储器电路，其特征在于，所述组放大电路及组选通电路位于组存储阵列的两侧。

9.如权利要求1所述的存储器电路，其特征在于，所述存储器包括左右两部分版图，每部分版图的结构和存储容量相同。

10.如权利要求1所述的存储器电路，其特征在于，所述存储器为用于WQVGA驱动器芯片的存储器，所述存储单元为2晶体管2T动态存储单元。