[发明专利]半导体器件

说明书

相关申请的交叉引用

这里通过参考引入2010年7月16日提交的日本专利申请No.2010-161699的全部公开内容，包括说明书、附图和摘要。

技术领域

本发明涉及半导体器件技术，并且特别地涉及可有效地应用于改善无铅镀覆的抗晶须性的技术。

背景技术

关于半导体集成电路器件，已知这样一种结构，其中在树脂密封部分之外的部分中形成熔点比锡铅共晶焊料高且不包含铅作为主要组成金属的合金层(例如参见专利文献1)。

近来，由于对环境的考虑，已经减少了铅的使用，并且已经越来越多地应用无铅镀覆。无铅镀覆已经开始广泛用于对半导体器件中外部端子的表面处理等。

然而，在无铅镀覆中，存在的潜在的问题是锡晶须的生长的问题。锡晶须的出现是很难抑制的自然现象并且推测是由高温高湿度环境中的自然情况(natural standing)、温度循环或腐蚀造成的。特别地，通常在包含锡的情况中出现基于温度循环的晶须，而这与镀覆类型无关。

存在锡晶须出现的各种原因，但推测锡晶须是由于向镀膜施加压应力而导致镀膜被推出所造成的。大多数用于补救锡晶须的措施是如烘烤和回流这样的对策，在外部处理中还没有找到有效的补救措施。

另一方面，针对由于适配连接器产品等而引起的晶须，作为补救措施之一，已经提出使用不同种类金属的多层镀覆或者使用不同种类镀覆的多层镀覆。

在抑制和补救无铅镀覆(在其中如上所述晶须生长迄今一直是潜在问题)中锡晶须生长的技术背景下，已经研究并完成了本发明。

[相关现有技术文献]

[专利文献1]

日本未审专利公开No.2006-352175

发明内容

使用引线框架组装半导体器件的工艺主要包括：将半导体芯片安装到引线框架的裸片焊盘上的裸片键合步骤、将半导体芯片的电极焊盘与内引线彼此电耦合的接线键合步骤、对半导体芯片和接线进行密封的封装(密封)步骤以及通过将从引线框架切下外引线而划分成各个片的划分步骤。

此外，在封装步骤之后且在划分成各个片的划分步骤之前，存在针对每个外引线的外部镀覆步骤。在外部镀覆步骤中，在从密封体露出的每个外引线上形成外部镀膜，以便将半导体器件安装到诸如印刷电路板之类的封装基底上。

作为外部镀覆，在很多情况下使用无铅镀覆，这是由于如上所述需要针对环境问题采取适当的措施。例如，通常使用锡铜、锡铋、锡银和纯锡作为无铅镀覆的材料。

然而，如果在测试半导体器件中进行温度循环测试，则在外引线表面上可能形成如上面提到的称为晶须的金属晶须状晶体产物。

推测晶须是由在温度循环测试中的以下机制形成的。无铅镀覆(例如锡铜镀覆)和每个外引线的基础材料(例如铁镍合金)在线性膨胀系数上是不同的，使得在温度循环中由这两者的热收缩引发应变。该应变在无铅镀覆中逐渐积累并且如此积累的应变作为晶须突出到外部。在铁镍合金材料和无铅镀覆的情况下由温度循环造成的晶须是明显的，这是由于这二者之间的线性膨胀系数差别大。然而，同样在铜合金材料和无铅镀覆的情况下，推测存在晶须生长的可能性，因为尽管这两者之间的线性膨胀系数的差别小，但这两者之间的线性膨胀系数仍存在差别。

图31和图32是示出本发明人已经研究的晶须出现原理的示意图。在这两个图中示意性地示出外部镀覆中的通用析出模式。

在外部镀覆中，如图31所示，晶粒直径小且取向在(111)取向方向50上的晶体52(晶粒)析出在诸如外引线之类的框架材料54上。在晶体52之上出现通过如图32所示几何生长析出晶粒尺寸更大的晶体53(晶粒)，该析出沿着具有(111)取向方向50的初始析出的晶体52出现。在这种取向的晶体53(晶粒)中，晶体C轴朝向关于框架材料54的水平方向(C轴方向51)，从而导致线性膨胀系数与框架材料54大不相同的晶粒。这种大晶粒导致晶须的形成。

一旦在上述原理下在半导体器件中的外引线上形成晶须，则半导体器件就经历电短路，这造成半导体器件的故障。这个问题有待解决。

鉴于上述问题已经实现本发明，并且本发明的目的在于提供能够改善抗晶须性的技术。

本发明的上述以及其它目的和新颖特征将从以下描述和附图中变得显而易见。

以下是对这里公开的本发明的典型模式的简要描述。