[发明专利]一种龙芯刀片主板热启动的方法无效

专利信息
申请号: 201110205306.7 申请日: 2011-07-21
公开(公告)号: CN102270029A 公开(公告)日: 2011-12-07
发明(设计)人: 邵宗有;刘新春;杨晓君;郑臣明;王英;王晖;柳胜杰;梁发清;郝志彬;姚文浩 申请(专利权)人: 曙光信息产业(北京)有限公司
主分类号: G06F1/24 分类号: G06F1/24
代理公司: 北京安博达知识产权代理有限公司 11271 代理人: 徐国文
地址: 100084 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 刀片 主板 启动 方法
【说明书】:

技术领域

发明涉及计算机主板热启动,具体来讲,涉及一种龙芯刀片主板热启动的方法。

背景技术

主板热启动就是在不关掉电源的情况下重新启动主板,此过程不涉及主板上电的过程,主要是各种设备重新复位,使系统进入正常工作状态。热启动可以通过软件或者热启动按键两种方法来实现。通常主板设计中,CPU与芯片组搭配使用,CPU、芯片组、各种外设什么时候复位,复位信号有效需要多长时间是非常明确的。用龙芯3A CPU和AMD RS780E+SB700芯片组进行SMP刀片主板设计,CPU和芯片组配合存在不确定性,为设计增加了难度。

发明内容

为了解决龙芯刀片主板的热启动过程中的不确定问题,本发明提供了一种龙芯刀片主板热启动的方法。

一种龙芯刀片主板热启动的方法,按下RESET BUTTON后,发出MASTER_RST#信号给CLOCK GENERATOR,DMC CLOCK,FPGA和SB710,GENERATOR和DMC分别完成复位动作,FPGA和SB710接收到MASTER_RST#信号后,分别对CPU及CPU设备和芯片组及芯片组设备按间隔时间复位。

优选的,所述CPU及CPU设备和芯片组及芯片组设备的复位顺序为CPU,CPU PCI,BIOS,LPC,南桥,PCIE,SIO,LAN,PCI DMC和PCI DEV。

优选的,所述间隔时间由编程通过FPGA设定。

优选的,所述复位顺序可以编程通过FPGA调整。

优选的,所述CPU包含两个内核,分别为CPUO和CPU1。

一种龙芯刀片主板热启动的方法,以FPGA作为控制核心,当底层驱动程序接收到操作系统重启命令后,CPUO GPIO管脚变为高电平,该信号触发FPGA内部逻辑,FPGA发出MASTER_RST#信号,并以一定时间间隔输出设备复位信号。

优选的,所述设备复位顺序为CPU,CPU PCI,BIOS,LPC,南桥,PCIE,SIO,LAN,PCI DMC和PCI DEV。

优选的,所述间隔时间由编程通过FPGA设定。

优选的,所述复位顺序可以编程通过FPGA调整。

优选的,所述CPU包含两个内核,分别为CPUO和CPU1。

本发明通过以FPGA作为桥梁,很好的实现了热启动过程中,各种芯片、设备复位时序匹配的问题。

附图说明

图1是本发明按键复位的系统结构图

图2是本发明软件启动的系统结构图

具体实施方式

系统热启动即复位可以通过两种方式来实现,一种是通过复位按键来实现热启动;另一种是通过上层应用软件发出重新启动的命令。下面将分别介绍龙芯刀片两种热启动的实现方法。

复位按键热启动

龙芯SMP刀片主板通过按键复位的系统结构如图1所示。具体信号定义如下:

MASTER_RST#-主板复位信号

CPUO_RST#-CPUO复位信号

CPU1_RST#-CPU1复位信号

CPUO_PCI_RST#-CPUO PCI总线复位信号(龙芯3A CPU集成PCI总线)

CPU1_PCI_RST#-CPU1 PCI总线复位信号

BIOS_F_RST#-BIOS Flash复位信号

LPC_RST#-LPC总线复位信号(龙芯3A CPU集成LPC总线)

A_RST#-南桥输出复位信号

PCI_RST#-南桥输出PCI设备复位信号

NB_RST#-北桥输入复位信号

PCIE_RST#-PCI Express复位信号

SIO_RST#-Supper IO复位信号

LAN_RST#-网卡复位信号

按下RESET BUTTON后,CLOCK GENERATOR和DMC分别完成复位动作,FPGA和SB710接收到MASTER_RST#信号后,间隔一定时间后会分别对CPU及其相关设备和芯片组及其相关设备复位。CPU与北桥通过HT总线互联,因此,只有复位信号先后顺序及时间长短严格控制,系统才能稳定正常工作。由于FPGA是可编程的,因此,CPU及相关设备的复位信号的时序是可调的,这样通过不断实验可以保证CPU和芯片组很好的配合。

软件热重启

如图2所示,以FPGA作为控制核心。当底层驱动程序接收到操作系统重启命令后,CPUO GPIO管脚变为高电平,该信号触发FPGA内部逻辑,以一定时间间隔输出各种设备复位信号。此过程中,MASTER_RST#信号由FPGA发出,其它过程和按键重启过程相同。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于曙光信息产业(北京)有限公司,未经曙光信息产业(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110205306.7/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top