[发明专利]一种提高SOI-PMOS器件背栅阈值电压的方法

说明书

技术领域

本发明涉及SOI CMOS半导体集成电路技术领域，具体涉及一种提高SOI-PMOS器件背栅阈值电压的方法。

背景技术

SOI(Silicon-On-Insulator)技术是指在一层绝缘层(BOX)上的硅膜上制作器件和电路，它与普通的直接在半导体衬底上制造器件和电路的体硅技术的不同是器件之间实现了完全的介质隔离，所以SOI-CMOS集成电路从本质上避免了体硅CMOS电路的闩锁效应；另外，SOI器件的短沟道效应较小，能自然形成浅结，泄露电流较小，具有优良的亚阈值特性。无闩锁、高速度、低电源电压、低功耗、抗辐照和耐高温特色的SOI-CMOS集成电路在国民经济各个部门具有非常广泛的应用前景。

但是，也正是由于BOX层的缘故，使得MOSFET有了背栅的存在，背栅，背界面和背衬底都会对硅膜上的MOSFET有极大的影响。其中背栅的阈值电压是一个及其重要的电学参数，需要准确地测量和控制。

背栅的存在会使BOX层之上的体区形成一个背栅沟道，如果背栅阈值电压过低，则会在较低背栅偏压情况下出现背栅沟道的开启，形成器件的关态漏电流，增加器件的静态功耗、影响器件的性能。另外在抗辐照器件中，辐照会在BOX层和体区的Si/SiO₂界面处产生陷阱电荷，这些陷阱电荷会诱导背栅沟道的提前开启，从而降低了背栅阈值电压，也进而导致背栅漏电流的增大，因此，背栅阈值电压也是器件抗辐照性能的一个重要指标，必须给予重视和关注。在SOI CMOS集成电路的制造工艺中，目前主要使用的工艺手段是通过对背栅沟道进行高掺杂来提高背栅阈值电压，从而提高PMOS晶体管对辐照导致阈值电压变化的承受能力。通过背栅沟道的掺杂来提高背栅阈值电压，首先不能精确控制阈值电压提升的范围，因为掺杂浓度不能精确控制；另外，这会增加工艺的复杂程度，增加制造的成本，而且掺杂工艺(比如离子注入)会造成器件的损伤，产生其他的效应。

发明内容

本发明的目的在于提供一种提高SOI-PMOS器件背栅阈值电压的方法，以提升器件的背栅性能和抗辐照的能力。

为了达到上述目的，本发明采用的技术方案为：

一种提高SOI-PMOS器件背栅阈值电压的方法，具体包括如下步骤，将SOI-PMOS器件的源极、漏极、栅极均接地电位，将SOI-PMOS器件的背栅极接绝对值大于80V的负直流电压，并持续10秒以上的时间。

上述方案中，所述方法还包括在提高背栅阈值电压前后测试SOI-PMOS器件的背栅阈值电压，所述测试SOI-PMOS器件的背栅阈值电压具体包括：将源极、栅极接地电位，将漏极接电源电位，将背栅极接变化的扫描电压信号，同时测量漏极输出的电流信号；当漏极输出的电流信号达到1×10^-6A数量级以上，此时对应的背栅扫描电压即认为是背栅阈值电压。

与现有技术方案相比，本发明采用的技术方案产生的有益效果如下：

本发明提供的方法，测试了SOI-PMOS器件的背栅阈值电压，提高了SOI-PMOS器件的背栅沟道开启的阈值电压，能够实现SOI-PMOS器件背栅阈值电压的增加和关态漏电流的减小。

附图说明

图1为现有技术中SOI-PMOS器件的结构示意图；

图2为现有技术中体硅MOS器件阈值电压测试方法示意图；

图3为本发明中SOI-PMOS器件背栅阈值电压测试方法示意图；

图4为本发明中提高SOI-PMOS器件背栅阈值电压方法示意图；

图5为本发明实施例中宽长比为5μm/0.5μm的SOI-PMOS器件背栅的I-V特性曲线对比；

图6为本发明实施例中宽长比为10μm/0.5μm的SOI-PMOS器件背栅的I-V特性曲线对比；

图7为LOCOS隔离的SOI-PMOS器件平行于源、漏端得横切面示意图。

具体实施方式

下面结合附图和实施例对本发明技术方案进行详细描述。

如图1所示，图1为可用于本发明的SOI-PMOS器件。SOI硅片包含顶层硅膜(1)，绝缘的氧化层(2)和硅衬底(3)，在顶层硅膜(1)上制备SOI-PMOS器件。SOI材料为商用常规的氧离子注入隔离(SIMOX)片，也可以采用其他热键合和智能剥离(Smart-Cut)片。正常工作的SOI-PMOS器件，栅极和漏极接电源电位(Vdd)，源极和背栅极接地电位(Vss)。