[发明专利]MOS晶体管的制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种MOS晶体管的制造方法。

背景技术

随着MOSFET器件尺寸不断缩小，特别是进入到65纳米及以下节点，MOSFET器件由于极短沟道而凸显了各种不利的物理效应，特别是短沟道效应(SCE)，使得器件性能和可靠性退化，限制了特征尺寸的进一步缩小。目前，通常使用超浅结结构(结深低于100nm的掺杂结，USJ)，来改善器件的短沟道效应。

如图1所所示，现有技术中，通常在硅衬底100上形成栅极结构101后，采用第一离子、第二离子依次进行低能量轻掺杂源/漏区(LDD)离子注入形成轻掺杂源/漏延伸区102，达到超浅结的目的。器件特征尺寸的进一步减小要求器件制造中形成更浅的超浅结，器件具有更低的结电容和结漏电性能，上述工艺中已经无法满足器件制造的要求。

发明内容

本发明的目的在于提供一种MOS晶体管的制造方法，能有利于形成更浅的超浅结，有效控制短沟道效应。

为解决上述问题，本发明提出一种MOS晶体管的制造方法，该方法包括如下步骤：

提供半导体衬底；

在所述半导体衬底上形成栅极结构，所述栅极结构包括栅氧化层以及位于所述栅氧化层上的多晶硅层；

氧化所述栅极结构的侧壁以形成氧化壁；

以所述栅极结构及氧化壁为掩膜，去除部分所述半导体衬底；

再氧化保留的半导体衬底的上表面以形成表面氧化层；

刻蚀所述表面氧化层以在栅极结构及氧化壁下方保留的半导体衬底两侧形成侧墙，所述侧墙的顶部低于所述栅氧化层的底部；

在所述半导体衬底上形成硅外延层，并平坦化所述硅外延层的顶部至所述栅氧化层的底部；

以所述栅极结构及氧化壁为掩膜，在所述硅外延层中进行轻掺杂源/漏区离子注入以形成超浅结。

进一步的，所述栅极结构的宽度为0.015μm～10μm。

进一步的，所述下侧墙顶部至所述栅氧化层底部的特征高度为30nm～100nm。

进一步的，所述下侧墙的特征厚度为3nm～100nm。

进一步的，所述下侧墙底部至所述栅氧化层底部的特征高度为0.06μm～0.6μm。

进一步的，所述半导体衬底为硅衬底。

进一步的，在所述半导体衬底上形成栅极结构之前，还包括：

在所述硅衬底中注入锗离子，快速退火形成锗硅层；

在所述硅锗层上形成应变硅层。

进一步的，向所述半导体衬底中注入锗离子的剂量为1E15～1E16/cm²。

进一步的，在所述半导体衬底上形成栅极结构之前，还包括：

在所述硅衬底上生长锗硅层；

在所述硅锗层上形成应变硅层。

进一步的，采用硅烷和锗烷作为源气体，通过化学气相沉积在所述硅衬底上生长锗硅层。

进一步的，其特征在于，所述锗硅层的厚度为30nm～100nm。

进一步的，所述应变硅层的厚度为30nm～100nm。

进一步的，以所述栅极结构及氧化壁为掩膜，去除部分所述半导体衬底的步骤包括：

以所述栅极结构及氧化壁为掩膜，依次刻蚀所述应变硅层和锗硅层。

进一步的，所述侧墙的底部通过向其正下方的半导体衬底注入氧而埋入所述半导体衬底中。

进一步的，所述栅极结构还包括依次位于所述栅导电层上的氧化盖层和氮化盖层。

进一步的，氧化所述栅极结构的侧壁以形成氧化壁的步骤之后，还包括：

移除所述氮化盖层；

在所述氧化壁外侧形成上侧墙。

进一步的，形成表面氧化层之后，还包括：

移除所述上侧墙。

进一步的，所述上侧墙采用氮化硅、氧化硅和氮氧化硅中的一种或多种形成。

与现有技术相比，本发明提出的MOS晶体管的制造方法，通过顶部低于所述栅氧化层底部的侧墙来抑制后续轻掺杂源/漏区(LDD)离子注入后的径向扩散，控制形成的轻掺杂源/漏(LDD)延伸区的深度，以使获得的超浅结更浅，减小短沟道效应，降低结电容；进一步的，通过应变硅层和锗硅层增大电荷迁移率，降低结电容和结漏电。

附图说明

图1是现有技术的一种MOS晶体管结构示意图；

图2是本发具体明实施例的MOS晶体管制造工艺流程图；

图3A至3K本发明具体实施例的MOS晶体管制造工艺剖面结构示意图。

具体实施方式