[发明专利]一种基于交叉开关结构的片上互联方法有效
申请号: | 201110210017.6 | 申请日: | 2011-07-26 |
公开(公告)号: | CN102289421A | 公开(公告)日: | 2011-12-21 |
发明(设计)人: | 李康;范勇;雷理;赵庆贺;史江一;马佩军;郝跃 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | G06F13/38 | 分类号: | G06F13/38 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 710071*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 交叉 开关 结构 片上互联 方法 | ||
1.一种基于交叉开关结构的片上互联方法,其特征在于,处理元件与共享资源间提供多组并行总线以提高数据交互的并行性;命令总线与数据总线分离;为每个资源目标的数据读取和数据写入提供单独的总线,这些总线分别称为读总线和写总线;其中读总线包括读数据总线和读ID总线;写总线包括写数据总线和写ID总线;读ID总线和写ID总线作为数据读取和写入的标识信息配合读数据总线和写数据总线完成包处理单元与共享资源之间的数据传输;为命令总线、读总线以及写总线分别提供一组轻型仲裁器。
2.根据权利要求1所述的基于交叉开关结构的片上互联方法,其特征在于,在命令总线中,为每一个共享资源提供一组命令缓存FIFO,用于缓存命令总线中发往共享资源的命令。
3.根据权利要求1所述的基于交叉开关结构的片上互联方法,其特征在于,在命令总线中,为每一个共享资源提供一个独立的命令仲裁器,用于维护命令缓存FIFO组。
4.根据权利要求1所述的基于交叉开关结构的片上互联方法,其特征在于,在写总线中,为每一个处理元件提供一个独立的轻型写仲裁器,用于监测写ID总线中的ID信息;同时为每一个共享资源提供一个独立的ID仲裁器,用于记录共享资源发起数据传输请求时所发出的ID信息,并控制多路复用器选通相应线路。
5.根据权利要求1所述的基于交叉开关结构的片上互联方法,其特征在于,在读总线中,为每一个处理元件提供一组相互独立的数据缓存FIFO,用于缓存发往本单元的数据。
6.根据权利要求1所述的基于交叉开关结构的片上互联方法,其特征在于,在读总线中,为每一个处理元件提供一个独立的读仲裁器,用于维护数据缓存FIFO。
7.根据权利要求1所述的基于交叉开关结构的片上互联方法,其特征在于,所述命令总线的命令传输流程包括以下步骤:
步骤301:共享资源的命令仲裁器对命令总线以及本命令仲裁器负责维护的命令缓存FIFO组进行监控,当命令总线上有命令发出时,跳转到步骤303;当上一条命令从命令缓存FIFO中取出并完成发送时,跳转到步骤307;
步骤303:命令仲裁器对命令总线上的数据进行实时监控,当有命令出现在命令总线上时判断该命令是否是发往本仲裁器对应的资源目标,如果是则跳转到步骤305,否则继续监控;
步骤305:命令仲裁器控制对应的缓存FIFO接收命令;
步骤307:命令仲裁器对命令缓存FIFO组进行监控,若有FIFO不为空,则跳转到步骤309,否则继续监控;
步骤309:命令仲裁器筛选出不为空的命令FIFO,并控制多路复用器选通当前具有最高优先级FIFO的输出线路,将命令取出发送到资源目标。
8.根据权利要求1所述的基于交叉开关结构的片上互联方法,其特征在于,所述写总线上数据传输的流程包括以下步骤:
步骤401:共享资源在处理一个事务时,可能需要包处理单元提供相关数据,此时共享资源发起写数据请求,并跳转到步骤403;
步骤403:该共享资源的ID仲裁器记录下ID信息,并跳转到步骤405;
步骤405:各包处理单元对应的写仲裁器对写ID总线中的信息进行监控,当检测到写ID总线上有访问本单元的请求时,跳转到步骤407,否则继续进行监控;
步骤407:写仲裁器控制多路复用器选通对应的写ID总线;
步骤409:包处理单元接收到访问本单元的ID信息后,准备相应数据并发送到写数据总线上;
步骤411:ID仲裁器根据资源目标发起写数据请求时所记录的ID信息控制多路复用器选通相应写数据总线,完成数据传输。
9.根据权利要求1所述的基于交叉开关结构的片上互联方法,其特征在于,所述读总线上的数据传输流程包括以下步骤:
步骤501:包处理单元所对应的读仲裁器对读ID总线上的信息以及各自数据缓存FIF0组进行监控,当读ID总线上有ID信息发出时,跳转到步骤503;当上一个数据从数据缓存FIFO中取出并完成发送时,跳转到步骤507;
步骤503:读仲裁器对读ID总线上的信息进行实时监控,判断请求是否是发往本仲裁器对应的包处理单元,如果是则跳转到步骤505,否则继续监控;
步骤505:读仲裁器控制对应的缓存FIF0接收来自相应读数据总线上的数据,并添加相应的ID信息;
步骤507:读仲裁器对数据缓存FIFO组进行监控,若有FIFO不为空,则跳转到步骤509,否则继续监控;
步骤509:读仲裁器筛选出不为空的FIFO,并控制多路复用器选通当前具有最高优先级FIFO的输出线路,将数据取出发送到包处理单元。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110210017.6/1.html,转载请声明来源钻瓜专利网。