[发明专利]具有超结结构的平面型功率MOSFET器件及其制造方法

说明书

技术领域

本发明涉及一种平面型功率MOSFET器件及其制造方法，尤其是一种具有超结结构的平面型功率MOSFET器件及其制造方法，属于超结结构半导体的技术领域。

背景技术

MOSFET器件是一种多数载流子器件，其具有双极型器件所不具备的输入阻抗高、开关速度快的特点和优势。由于MOSFET没有少数载流子存储的问题，因此，其开关延迟特性主要是因为寄生电容的充电和放电。

一般而言，评估功率MOSFET器件的寄生电容通常包括：输入电容（Ciss）、输出电容（Coss）、反馈电容（Crss）。输入电容是栅源寄生电容（Cgs）与栅漏寄生电容（Cgd）之和，即Ciss=Cgs+Cgd；输出电容是漏源寄生电容（Cds）与栅漏寄生电容之和，即Coss=Cds+Cgd；反馈电容也称为米勒电容，Crss=Cgd。功率MOSFET是电压驱动型器件，其栅极驱动电压由0V上升至指定电压（如12V）的过程可以理解为其体内寄生电容充电的过程，寄生电容越大，其所需的充电电荷Qg越多，相应的开通速度也就越慢，同时，还会带来开通损耗变大的不利影响；同理，关断时的关断速度和关断损耗亦是由寄生电容的放电过程所决定。在整个开关过程中，米勒电容Crss及其所对应的栅漏电荷（Qgd）将会起到主导作用，因此，若能降低Cgd，就可提高开关速度、降低开关损耗。

以平面型功率MOSFET为例，其单个元胞的寄生电容如附图15，其中Cox是栅氧化层寄生电容，Cgd1是在栅极下的漂移层内产生的耗尽层的寄生电容，由图中可知，Cgd是Cox与Cgd1串联而成，即1/Cgd=1/Cox+1/Cgd1。Cgd是漏源电压Vds的函数，当器件上施加一个较高的Vds时，且此时器件上没有栅源电压Vgs，那么位于栅氧化层下的耗尽层使得Cgd1很小，此时Cgd的大小主要由Cgd1所决定；当器件上施加一个Vgs，且Vgs的值达到或超过器件的阈值电压Vth，器件开始导通，此时Vds会下降至0V，栅氧化层下的耗尽层消失，Cgd1大大增加，此时Cgd的大小主要由Cox所决定。Cox主要由栅氧化层厚度所决定，栅氧化层越厚，Cox越小，那么在器件导通时的Cgd也越小。然而，如果增加栅氧化层厚度，则会直接影响到器件的Vth（Vth增大）和跨导Gfs（Gfs减小），尤其是对于一些线性电路，跨导减小会大大降低栅压对漏源电流的控制能力，降低器件的性能。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种具有超结结构的平面型功率MOSFET器件及其制造方法，其米勒电容低、开关速度快、开关损耗低、工艺简单及成本低廉。

按照本发明提供的技术方案，所述具有超结结构的平面型功率MOSFET器件，在所述MOSFET器件的俯视平面上，包括位于半导体基板的元胞区和终端保护区，所述终端保护区位于元胞区的外圈，且终端保护区环绕包围元胞区；所述元胞区内包括若干规则排布且相互并联连接的元胞；在所述MOSFET器件的截面上，半导体基板具有相对应的第一主面与第二主面，所述第一主面与第二主面间包括第一导电类型漂移层；在半导体基板的第一导电类型漂移层内包括若干对具有第一导电类型的第一柱和具有第二导电类型的第二柱；所述第一柱与第二柱沿着电流流通方向在半导体基板的第一导电类型漂移层内延伸；在垂直电流流通的方向上，由所述第一柱和第二柱构成的多对PN柱交替连接设置，在半导体基板内形成超结结构；其创新在于：

在所述MOSFET器件的截面上，所述元胞区内包括位于第一导电类型漂移层内的第二导电类型层，所述第二导电类型层与所述第二导电类型层下方的第二导电类型第二柱相连接，相邻的第二导电类型层间通过第一导电类型漂移层隔离，第二导电类型层内设有第一导电类型注入区；所述相邻第二导电类型层之间的第一导电类型漂移层正上方对应的第一主面上设置有第二栅氧化层区，所述第二栅氧化层区的宽度不大于第一导电类型漂移层内相邻第二导电类型层之间的水平距离；第二栅氧化层区的两侧设有第一栅氧化层区，所述第二栅氧化层区的厚度大于第一栅氧化层区的厚度；第一栅氧化层区与相应的第二导电类型层及所述第二导电类型层内的第一导电类型注入区部分交叠接触；在半导体基板的第一主面上，靠近第二栅氧化层区一侧，第二导电类型层包覆第二导电类型层内的第一导电类型注入区的水平距离小于第一栅氧化层区的宽度；