[发明专利]半导体集成器件制造方法有效
| 申请号： | 201110213514.1 | 申请日： | 2011-07-28 |
| 公开（公告）号： | CN102332432A | 公开（公告）日： | 2012-01-25 |
| 发明（设计）人： | 顾靖;孔蔚然;于世瑞 | 申请（专利权）人： | 上海宏力半导体制造有限公司 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 上海市浦东新*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 集成 器件 制造 方法 | ||
1.一种半导体集成器件制造方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有第一区域和与第一区域相对的第二区域；
在所述半导体衬底第一区域表面形成间隔排列的两个存储位单元，两个所述存储位单元之间具有沟槽；
在所述第一区域的存储位单元和半导体衬底表面形成隧穿氧化层，在第二区域的半导体衬底表面形成栅氧化层，且所述隧穿氧化层和栅氧化层在同一形成工艺中形成；
在同一形成工艺中，在所述隧穿氧化层和栅氧化层表面形成多晶硅层，且所述多晶硅层填充两个所述存储位单元之间的沟槽；
对第一区域的多晶硅层进行化学机械抛光，直至暴露出所述存储位单元，使得两个所述存储位单元之间的沟槽内形成字线。
2.如权利要求1所述的半导体集成器件制造方法，其特征在于，所述第一区域为形成分栅式闪存的区域，所述第二区域为形成MOS晶体管的区域。
3.如权利要求2所述的半导体集成器件制造方法，其特征在于，还包括，利用所述第二区域的多晶硅层形成MOS晶体管。
4.如权利要求3所述的半导体集成器件制造方法，其特征在于，所述形成MOS晶体管的工艺为：
以图形化的光刻胶为掩膜，在第二区域的半导体衬底表面刻蚀所述多晶硅层和栅氧化层形成栅极结构；
在所述栅极结构两侧的半导体衬底内形成第二源/漏区。
5.如权利要求4所述的半导体集成器件制造方法，其特征在于，利用同一工艺步骤，形成所述MOS晶体管的第二源/漏区时同时形成分栅式闪存的第一源/漏区。
6.如权利要求1所述的半导体集成器件制造方法，其特征在于，还包括，在对第一区域的多晶硅层进行化学机械抛光之前，在第二区域的多晶硅层表面形成氮化硅层。
7.如权利要求6所述的半导体集成器件制造方法，其特征在于，所述氮化硅层的高度与所述存储位单元的高度持平。
8.如权利要求6所述的半导体集成器件制造方法，其特征在于，还包括，在所述第一区域和第二区域的多晶硅层表面形成氧化硅层，在第二区域的氧化硅层表面形成氮化硅层。
9.如权利要求8所述的半导体集成器件制造方法，其特征在于，所述氧化硅层的厚度范围为至
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司，未经上海宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110213514.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：基于先验清浊知识的基频提取方法及系统
- 下一篇：用于处理细胞的装置和方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
