[发明专利]一种芯片封装堆叠结构

说明书

技术领域

本发明涉及半导体封装技术领域，尤其涉及一种芯片封装堆叠结构。

背景技术

随着集成电路技术的发展，集成电路的封装技术也在不断的提高，其发展方向主要向轻、薄、短、小的多元化发展，并且对集成度的要求也越来越高；要求在给定的空间上集成更多的芯片装置。这种需求驱动了三维封装的不断发展，叠层芯片封装和封装堆叠(POP，Package on Package)都属于三维封装技术。

相对于叠层芯片来说，封装堆叠(POP)的优势在于：每个组件在组装之前可以先进行测试，确保各分立器件的性能良好。这种优势有利于整个封装模块良率的提高。因此，封装堆叠(POP)结构在手机等便携产品中受到越来越广泛的关注。

请参考图1，图1为现有的芯片封装叠层结构的示意图，如图1所示，现有的芯片封装叠层结构由两层封装堆叠形成，包括：底部封装200，以及叠在所述底部封装200上的顶部封装100。其中，所述底部封装200包括：

底部衬底220，具有一正表面以及与所述正表面相对的底面；

逻辑芯片210，固定于所述底部衬底220的正表面；具体地，所述逻辑芯片210通过粘合层固定于所述底部衬底220的正表面；并且所述逻辑芯片210通过引线电连接至所述底部衬底220的正表面；

底部封装焊球240，位于所述底部衬底220的底面，与所述底部衬底220的底面电性连接；

底部环氧塑封料230，将所述逻辑芯片210、粘合层以及引线密封在所述底部衬底220的正表面上。

所述顶部封装100包括：

顶部衬底120，具有一正表面以及与所述正表面相对的底面；

存储芯片堆叠结构，固定于所述顶部衬底120的正表面，所述存储芯片堆叠结构由一个或多个存储芯片110堆叠而成；具体地，所述存储芯片堆叠结构通过粘合层固定于所述顶部衬底120的正表面，且所述多个存储芯片110之间通过粘合层进行粘合堆叠；并且所述存储芯片堆叠结构中的每个存储芯片110均通过引线电连接至所述顶部衬底120的正表面；

顶部封装焊球140，位于所述顶部衬底120的底面，与所述顶部衬底120的底面电性连接；且所述顶部封装焊球140的直径大于底部环氧塑封料230的高度，从而使得所述底部环氧塑封料230的顶部与所述顶部衬底120之间有间隔；

顶部环氧塑封料130，将所述存储芯片堆叠结构、粘合层以及引线密封在所述顶部衬底120的正表面上。

然而，上述现有的芯片堆叠封装(POP)结构存在如下问题：

1)底部封装200中的逻辑芯片210的功率通常比顶部封装100中的存储芯片110的功率大，使得底部封装200产生的热量比顶部封装100产生的热量大，因而，底部封装200的温度比顶部封装100的温度高，从而使得整个芯片堆叠封装(POP)结构的温度分布很不均匀，容易造成底部封装200因热膨胀而产生弯曲变形，进一步影响底部封装焊球240的可靠性；

2)由于底部封装200中的逻辑芯片210的功率通常比顶部封装100中的存储芯片110的功率大，因而底部封装200中的逻辑芯片210是整个芯片堆叠封装(POP)中温度最高的位置；在上述现有技术中，逻辑芯片210产生的热量通过顶部封装100和底部封装200之间的空气传导至外部环境；而顶部封装100和底部封装200之间的空气是热的不良导体，其导热系数仅为0.023W/m·k；因而，现有的芯片堆叠封装(POP)结构中的底部封装200的逻辑芯片210产生的热量不能及时导出，使得整个封装结构的热问题比较严重，直接影响芯片堆叠封装(POP)结构的使用寿命。

因此，有必要对现有的芯片堆叠封装(POP)结构进行改进。

发明内容

本发明的目的在于提供一种芯片堆叠封装结构，以提高芯片堆叠封装结构的性能。

为解决上述问题，本发明提出一种芯片封装堆叠结构，该芯片封装堆叠结构由两个或两个以上封装结构在竖直方向上堆叠形成，各封装结构之间设置有散热层。

可选的，所述散热层的热导率在1W/m·k以上。

可选的，所述散热层的材料为焊料、导热胶、高分子聚合物材料中的任一种。

可选的，所述散热层将上下相邻两个封装结构相连。

可选的，所述散热层位于两相邻封装结构中的下层封装结构上，且与两相邻封装结构中的上层封装结构之间存在一间距。

可选的，所述散热层的上表面形成V型沟槽，以增大其散热表面积。