[发明专利]集成二极管的槽形栅多晶硅结构的联栅晶体管

说明书

技术领域

本发明涉及一种联栅晶体管，属于硅半导体器件技术领域。

背景技术

1979年Hisao Kondo提出了联栅晶体管GAT(Gate Associated Transistor)，随后进行了详细的分析(IEEE Trans.Electron Device，vol.ED-27，PP.373-379.1980)。1994年，陈福元、金文新、吴忠龙对联栅晶体管GAT作了进一步的分析(《电力电子技术》1994年第4期1994.11.pp52-55)，指出了联栅晶体管器件呈现出高耐压、快速开关和低饱和压降等优良特性。

早期的联栅晶体管GAT都是采用平面结构。2000年，中国发明专利ZL00100761.0提出了一种槽形栅多晶硅结构的联栅晶体管，其结构的原理如图1所示：在下层为第一导电类型低电阻率层42、上层为第一导电类型高电阻率层41的硅衬底片4的上表面，有多条第一导电类型的高掺杂浓度的发射区3，发射区3通过掺杂多晶硅层9与发射极金属层1连接，每条发射区3的周围有第二导电类型的基区2，基区2的侧面连着第二导电类型掺杂浓度比基区2高、深度比基区2深度深的栅区6，栅区6与栅极金属层相连，硅衬底片4的上层41在基区2以下和栅区6以下的部分为集电区，硅衬底片4的下层42是集电极，集电极42的下表面与集电极金属层8相连，其中：栅区6是槽形的，该槽5的底部是第二导电类型高掺杂区；发射区3的上面连接着第一导电类型的掺杂多晶硅层9，该掺杂多晶硅层9与发射极金属层1连接；每条槽5的底面和侧面覆盖着绝缘层7，侧面的绝缘层7延伸到硅衬底片4的上表面。这种槽形栅多晶硅结构的联栅晶体管可以比平面结构的联栅晶体管获得更大的电流密度、更均匀的电流分布、更快的开关速度、更高的可靠性。

槽形栅多晶硅结构的联栅晶体管用于100KHZ以下的高速开关电路中，当联栅晶体管由开转关时，要求把存贮在基区和集电区的电荷迅速放掉。已有技术的办法是通过联栅晶体管的BE两端和CE两端分别外接反向并联二极管来实现。这样做，不但增加了成本，挤占了空间，而且，外接二极管与联栅晶体管还不易匹配。

图2是已有技术在发射极压焊窗口附近的结构示意图。数字10代表钝化层。

在图1和图2中，第一导电类型即N型，第二导电类型即P型。

发明内容

鉴于上述，本发明的目的是在于针对现有技术的不足，提供一种带有集成二极管的槽形栅多晶硅结构的联栅晶体管，它可以降低整个开关电路的成本，缩小开关电路的体积，使开关电路更为紧凑和灵活。

为完成本发明的目的，本发明采取的技术方案是：

一种集成二极管的槽形栅多晶硅结构的联栅晶体管，在下层为N型低电阻率层、上层为N型高电阻率层的硅衬底片的上表面有多条N型的高掺杂浓度的发射区，发射区的上面连接着N型的发射极掺杂多晶硅层，该发射极掺杂多晶硅层与发射极金属层连接，每条发射区的周围有P型的基区，基区的侧面连着掺杂浓度比基区高、深度比基区深度深的P型的槽形栅区，每条槽的底面和侧面覆盖着绝缘层，侧面绝缘层延伸到硅衬底片的上表面，栅区与栅极金属层相连，硅衬底片的上层位于基区以下和栅区以下的部分为集电区，硅衬底片的下层是集电极，集电极的下表面与集电极金属层相连，发射极金属层与发射极金属压焊块相连，发射极金属层与栅极金属层被钝化层覆盖，其特征在于：

在发射极压焊块区域集成有发射极—基极二极管和发射极—集电极二极管；

集成发射极—基极二极管的P型区域和集成发射极—集电极二极管的P型区域为同一个P型区域；

集成二极管的P型区域与发射极金属层相连；

集成二极管的P型区域包围有高掺杂浓度的集成二极管的N型区域，集成二极管的N型区域与栅极掺杂多晶硅层相连，该栅极掺杂多晶硅层与栅极金属层相连。

进一步地：

所述的集成二极管的N型区域与栅极金属层之间的栅极掺杂多晶硅层的厚度为零，集成二极管的N型区域与栅极金属层直接相连。

所述集成二极管的P型区域的杂质浓度与基区的杂质浓度相同。

所述集成二极管的P型区域分成两个区域，一个是平面区域，该平面区域的杂质浓度与基区的杂质浓度相同，该平面区域包围着集成二极管的N型区域；另一个是槽形区域，该槽形区域的杂质浓度与槽形栅区的杂质浓度相同。

所述硅衬底片的N型的上层分为两层，靠上一层的电阻率高于靠下一层。

本发明同时集成了两个二极管，一个是发射极与基极之间的BE反并二极管，另一个是发射极与集电极之间的CE反并二极管。