[发明专利]基片集成波导平衡式三倍频器

说明书

技术领域

本发明属于微波通信技术领域，涉及一种基片集成波导(Substrate integrated waveguide，SIW)的平衡式三倍频器结构。

背景技术

倍频器是用来把基波频率倍频到需要的谐波频率上，使其输出需要的谐波功率的器件。

图1为传统单终端倍频器的拓扑结构，其包括有源器件、匹配和反射枝节。关于场效应管(FET)倍频器设计的重点主要集中在三个方面：其一，有源倍频器件非线性模型的提取；其二，器件本身的状态。即寻找合适的谐波发生状态使有源器件产生最大的所需谐波；其三，电路网络的设计。即设计合适的输入输出网络，使器件产生的所需谐波输出最大，并同时抑制杂波分量。

FET倍频器的理论分析是为了得到栅极直流偏压和基波射频输入电平的一个最佳组合，使得器件在需要的谐波上能产生最大的功率分量。在此基础上，设计适当的输入输出匹配来提取所要的谐波功率，同时抑制基波与不需要的谐波。匹配网络中常能看到并联短截线，用来使器件在空闲频率上短路。这些终端并不对器件本身的变频过程有所贡献，所以可以在假设理想端接的情况下研究器件本身的变频能力。

漏极电流为：

I_d(t)＝I₀+I₁cos(ω₀t)+I₂cos(2ω₀t)+…+I_ncos(nω₀t)

其中，

图2为各次谐波分量值与管子导通角角的对应关系。

其中θ＝2□π(t₀/T)为导通角。由图可知，当θ≈80°时，3次谐波分量最大。

平衡倍频器由桥和一对单终端倍频电路实现。桥-倍频器-桥这样的电路要保障从每个单独的倍频电路出来的信号，在需要的谐波上，在输出端口相位叠加。这种方式能够使输出功率增大3dB，但电路增益不变，这是因为输入也要同样增大3dB。同时，这种电路能够对不需要的谐波进行抑制，从而减少滤波器的使用。

平衡式倍频器的拓扑如图3所示。其包括输入混合桥(输出端相位差a°)，一对单终端倍频电路和输出电桥(输出相位差b°)。

一般来说，相位因数a和b是与桥的特性相关，但其同时包含了倍频器中桥和单终端倍频电路之间的不同路径长度。这些相位因数会对频率产生极大地影响，并且它们在n次谐波的值由a_n和b_n分别确定。

由图3，N次谐波的输出为：Na₁+b_N≈360□j时，信号在输出端线性相加。其中，N是倍频数，j是整数。一个通用的3倍频器(N＝3)结构为90°/90°，即a＝90°，b＝90°。这时，有3a₁+b₃≈360。这时，从理论上讲，N＝1时，有a₁+b₃≈180，所以基次频率的两路信号在输出端口相互抵消，从而能够获得优良的基波抑制。

这种传统的平衡式三倍频器结构需要输出包含以下部分：具有三个倍频程的输出桥(带宽覆盖基频到三倍频)；基波和二次谐波反射枝节；输出端滤波器，保证输出的谐波抑制。但传统的平衡式三倍频器也有其固有的缺点，即；(1)带宽有三个倍频程的桥极难实现，因而上段所述理论极难实现。一般需要应用其它方法来抑制基次谐波和二次谐波；(2)通常使用的并联开路微带线(基波和二次谐波反射枝节)增加了电路复杂度，并且会影响到管子本身匹配特性；(3)另外，需要在输出端加带通滤波器或者高通滤波器，把基频和二次谐波抑制掉，以确保输出的谐波抑制和基波抑制达到要求。这无疑又增加了电路的复杂度和实现的困难度，并且降低了增益和输出功率。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提出了一种易于设计、性能优良的基片集成波导(SIW)平衡式三倍频器。