[发明专利]非易失性半导体存储装置

说明书

技术领域

本发明涉及一种非易失性半导体存储装置，将由第1电极、第2电极及夹持于该两个电极间的可变电阻体构成的非易失性可变电阻元件用于信息存储中。

背景技术

近年来，作为取代闪存的可高速动作的下一代非易失性随机访问存储器(NVRAM: Nonvolatile Random Access Memory)，提出了FeRAM(Ferroelectric RAM：铁电存储器)、MRAM(Magnetic RAM：磁荷随机存储器)、PRAM(Phase Change RAM：相变化内存)等各种器件构造，从高性能化、高可靠性化、低成本化及加工匹配性等观点，正在进行激烈的开发竞争。

针对这些现有技术，提出了电阻性非易失性存储器RRAM(Resistive Random Access Memory：阻变式存储器),该电阻性非易失性存储器RRAM使用了电阻因施加电压脉冲而可逆地变化的可变电阻元件。图17中示出其结构。

如图17所示，现有结构的可变电阻元件采用了依次层叠下部电极103、可变电阻体102与上部电极101而成的结构，具有如下性质，即：通过向上部电极101及下部电极103之间施加电压脉冲，能够使电阻值可逆地变化。构成为通过读出随着该可逆的电阻变化动作(下面称为‘切换动作’)而变化的电阻值，从而能够实现新的非易失性半导体存储装置。

该非易失性半导体存储装置构成为：沿行方向及列方向将具有可变电阻元件的多个存储单元分别排列成矩阵状，形成存储单元阵列，并配置了控制对该存储单元阵列的各存储单元的数据写入、删除及读出动作的外围电路。另外，作为该存储单元，因其结构要素不同，存在一个存储单元由一个选择晶体管T与一个可变电阻元件R构成(称为‘1T1R型’)的存储单元、或仅由一个可变电阻元件R构成(称为‘1R型’)的存储单元等。其中，图18示出1T1R型存储单元的结构例。

图18是表示基于1T1R型存储单元的存储单元阵列一个结构例的等效电路图。各存储单元的选择晶体管T的栅极连接到字线(WL1-WLn)上，各存储单元的选择晶体管T的源极连接到源极线(SL1-SLn)上(n为自然数)。另外，每个存储单元的可变电阻元件R的一个电极连接到选择晶体管T的漏极上，可变电阻元件R的另一个电极连接到位线(BL1-BLm)上(m为自然数)。另外，各字线WL1-WLn分别连接到字线解码器106上，各源极线SL1-SLn分别连接到源极线解码器107上，各位线BL1-BLm分别连接到位线解码器105上。并且，构成为对应于地址输入(未图示)，选择向存储单元阵列104内的特定存储单元进行写入、删除及读出动作用的特定位线、字线及源极线。

图19是构成图18中的存储单元阵列104的一个存储单元的截面模式图。在本结构中，由选择晶体管T与可变电阻元件R形成一个存储单元。选择晶体管T由栅极绝缘膜113、栅极电极114及漏极扩散层区域115与源极扩散区域116构成，并形成在形成有元件隔离区域112的半导体基板111的上表面。另外，可变电阻元件R由下部电极118、可变电阻体119与上部电极120构成。

另外，晶体管T的栅极电极114构成字线，源极线布线124经接触插塞（contact plug）122与晶体管T的源极扩散层区域116电连接。另外，位线布线123经接触插塞121与可变电阻元件R的上部电极120电连接，另一方面，可变电阻元件R的下部电极118经接触插塞117与晶体管T的漏极扩散层区域115电连接。

利用如上所述串联配置了选择晶体管T与可变电阻元件R的结构，通过字线的电位变化选择到的存储单元的晶体管变为导通状态，并构成为能够仅对利用位线的电位变化而选择到的存储单元的可变电阻元件R进行选择性地写入或删除。

图20是表示1R型存储单元的一个结构例的等效电路图。各存储单元仅由可变电阻元件R构成，可变电阻元件R的一个电极连接到字线(WL1-WLn)上，另一电极连接到位线(BL1-BLm)上。另外，各字线WL1-WLn分别连接到字线解码器106上，各位线BL1-BLm分别连接到位线解码器105上。并且，构成为对应于地址输入(未图示)，选择向存储单元阵列131内的特定存储单元进行写入、删除及读出动作用的特定位线及字线。