[发明专利]具有逻辑件和嵌入式MIM电容器的系统

权利要求书

1.一种建立在一基板上的半导体结构，其包含：

一存储区域，具有嵌入式RAM；

一逻辑区域，被耦合至所述存储区域；

一金属-绝缘体-金属(MIM)电容器，被配置在所述存储区域中；及

一或更多个金属层，位于所述MIM电容器的一顶面与一底面之间。

2.根据权利要求1所述的半导体结构，其中所述一或更多个金属层仅位于所述半导体结构的逻辑区域中。

3.根据权利要求1所述的半导体结构，其中所述一或更多个金属层仅位于所述逻辑区域，及所述存储区域的一漏极部分中。

4.根据权利要求2所述的半导体结构，其中仅被配置在所述逻辑区域中的所述一或更多个金属层位于所述基板与所述MIM电容器的一顶部之间。

5.根据权利要求1所述的半导体结构，其中所述逻辑区域进一步包含：

一或更多个晶体管，仅位于所述逻辑区域中，各具有一源极、一漏极，和一或更多个接点，所述一或更多个接点用于所述源极和所述漏极中的每一者使所述源极且使所述漏极与仅被配置在所述逻辑区域中的所述一或更多个金属层中的第一金属层的一各自的部分耦合；且

其中所述逻辑区域中的至少一晶体管的一或更多个接点的一顶面被配置在低于或等于所述存储区域中的MIM电容器之高度的高度上。

6.根据权利要求3所述的半导体结构，其进一步包含：

一或更多个介层窗插塞，被配置在所述逻辑区域中用于使所述第一金属层的一部分与被配置于其上的另一金属层的一部分耦合，其中所述一或更多个介层窗插塞被配置成使彼此间的距离比一特定晶体管的一源极接点与一漏极接点之间的距离要远。

7.根据权利要求1所述的半导体结构，其中介层窗插塞的数量小于或等于所述逻辑区域中至少一晶体管的接点的数量。

8.根据权利要求1所述的半导体结构，其进一步包含：

所述存储区域的第一金属层，被配置在所述MIM电容器上；

一或更多个晶体管，仅位于所述存储区域中，各具有一源极、一漏极，和一或更多个接点，所述一或更多个接点用于所述源极和所述漏极中的每一者、使所述源极和所述漏极与所述存储区域中的第一金属层分别耦合；及

一或更多个介层窗插塞，被配置在所述存储区域中，用于使所述存储区域中的第一金属层与仅位于所述存储区域中的一或更多个晶体管的一或更多个接点耦合。

9.根据权利要求1所述的半导体结构，其中被配置在所述存储区域或所述逻辑区域中的所述一或更多个介层窗插塞是钨、铜或其组合。

10.根据权利要求1所述的半导体结构，其进一步包含：

一金属层，被配置在所述存储区域和所述逻辑区域上，被耦合至所述存储区域和所述逻辑区域中的每一者中的至少一晶体管；且

其中被配置在所述存储区域和所述逻辑区域上的所述金属层是所述存储区域的第一金属层且是所述逻辑区域的第二或更高的金属层。

11.根据权利要求5所述的半导体结构，其中位于所述逻辑区域中使所述逻辑区域中的晶体管的接点与所述逻辑区域中的第一金属层耦合的介层窗插塞的高度小于所述存储区域中的第一金属层到所述存储区域中的一晶体管的一接点的距离。

12.根据权利要求1所述的半导体结构，其中所述逻辑区域中的所述一或更多个晶体管各具有与用在没有嵌入式RAM的一逻辑电路中的一晶体管相等的寄生电容。

13.一种形成一半导体结构的方法，所述方法包含以下步骤：

在一逻辑区域中形成具有一源极和一漏极的一晶体管；

在一存储区域中形成具有一源极和一漏极的一晶体管；

形成一电介质层；

在所述电介质层中形成所述逻辑区域中的晶体管和所述存储区域中的晶体管的源极和漏极的一或更多个接点；

在所述电介质层中形成被耦合至被配置在所述存储区域中的晶体管的一金属-绝缘体-金属(MIM)电容器；及

在所述电介质层中所述MIM电容器的一顶面与一底面之间的一位置上形成一或更多个金属层。