[发明专利]通过内部操作验证进行安全的存储器存储

说明书

技术领域

本发明总体上涉及计算机存储器，并且特别涉及计算机存储器中的多位错误检测。

背景技术

在最新技术的运输系统中，常常采用计算机以用于安全关键的功能。可以将计算机与被配置成感测所述运输系统的操作的传感器系统相耦合，并且以人类能力所不能匹配的速度和可信性对可能的危险情况做出反应。举例来说，在汽车中可以使用基于计算机的传感器来调节气囊、刹车系统等等的操作。

安全关键的计算机系统常常依赖于存储在存储器（例如闪存、SRAM、DRAM等等）中的数据来进行适当的操作。可以实施纠错码（ECC）来提高被用来通过检测及纠正存储器单元错误而执行的安全关键功能的存储器的可靠性。某些纠错码可以被用来检测及纠正单个位错误（例如可以通过SECDED来纠正及确定特定存储器字中的一个无效位）。其他更加复杂的纠错码允许检测和/或纠正双位错误（例如可以通过DECTED来纠正及确定特定存储器字中的两个无效位）或者甚至多位错误（例如三位错误）。

图1示出了示例性存储器块102的方框图100，所述存储器块102被配置成利用ECC实施纠错机制。如图1中所示，存储器块102可以包括存储器阵列104，其具有由感测放大器106激活的多条位线以及由行解码器108激活的多条字线。被配置成存储对应于数据位的电荷的相应的MOS晶体管器件（未示出）可以具有耦合到位线的第一端子、耦合到共享或单一源极线的第二端子以及耦合到字线的栅极。

为了执行错误检测，存储器阵列104被配置成存储包含数据的数据字段以及包含一个或多个校验位和/或奇偶校验位的ECC信息位。因此，一般来说，存储器阵列104包括用于存储数据位的多条位线，以及用于存储ECC信息的多条位线。

在读取数据时，与ECC存储器地址一起传送将在其中写入信息位的数据存储器地址。在对所请求的字线和位线进行解码之前，分别由地址解码器116和地址ECC校验114在本地对所述数据和ECC存储器地址进行校验。随后通过选择性地激活字线（利用行解码器108）和位线（利用感测放大器106）从存储器阵列104的地址读取数据位和ECC信息位。具体来说，在读取操作期间，可以将字线设定到高数据状态，从而激活MOS晶体管器件的栅极并且使得存储在该晶体管中的数据驱动到位线。从所述存储器阵列读取的ECC信息位可以被用来检测及纠正从该存储器阵列中读取的相关联的数据位中的错误。

类似地，在写入数据时，通过选择性地激活字线（利用行解码器108）以及一条或多条位线（利用感测放大器106）将数据位和ECC信息位写入到存储器模块中。举例来说，可以向字线施加大于MOS晶体管器件的阈值电压的电压，从而将所述晶体管耦合到位线。随后升高位线，从而导致将电子或空穴注入到浮动栅极。可以在写入处理期间对于正被写入到存储器阵列的数据位计算ECC信息位，并且将其写入到与所述数据位相关联的存储器位置。

附图说明

图1示出了包括数据位和纠错码位的存储器阵列的方框图。

图2示出了包括地址签名发生器的存储器块的方框图，所述存储器块被配置成检测导致多个存储器单元故障的地址线故障。

图3示出了这里所提供的地址签名发生器的具体操作实例。

图4示出了这里所提供的存储器块的实施例，其中所述地址签名发生器包括被配置成驱动XOR（异或）逻辑电路的地址解码器。

图5示出了这里所提供的存储器块的替换实施例，其中所述地址签名发生器包括耦合到地址比较器的第二存储器。

图6示出了传感器系统的一个实施例的方框图，所述传感器系统包括用于确定测量器件的电容性和电阻性分量的测量电路。

图7是示出了检测导致正在计算机系统中传送的数据流中的多位故障的地址线错误的示例性方法的流程图。

具体实施方式

下面将参照附图描述本发明，其中相同的附图标记一直被用来表示相同的元件，并且所示出的结构和器件不一定是按比例绘制的。