[发明专利]封装基板及其制造方法

说明书

技术领域

本发明有关一种封装基板及其制造方法，尤指一种无核心层的封装基板及其制造方法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前半导体封装结构已开发出不同的封装型态，例如：打线式或覆晶式，是于一封装基板上设置半导体芯片，且该半导体芯片借由导线或焊锡凸块电性连接至该封装基板上。为了满足半导体封装件高整合度(integration)及微型化(miniaturization)的封装需求，以供更多主、被动组件及线路载接，封装基板也逐渐由双层电路板演变成多层电路板(multi-layer board)，俾于有限的空间下运用层间连接技术(interlayer connection)以扩大封装基板上可供利用的线路布局面积，并能配合高线路密度的集成电路(integrated circuit)的使用需求，且降低封装基板的厚度，而能达到封装结构轻薄短小及提高电性功能的目的。

现有技术中，封装基板是由一具有内层线路的核心板及对称形成于其两侧的线路增层结构所构成。因使用核心板将导致整体结构厚度增加，故难以满足电子产品功能不断提升而体积却不断缩小的需求。

因此，遂发展出无核心层(coreless)的封装基板，以缩短导线长度及降低整体结构厚度以符合高频化、微小化的趋势。如图1所示的无核心层的封装基板1，其制造方法包括：于一承载板(未图标)上形成第一介电层120a，且于该第一介电层120a上形成第一线路层11；于该第一介电层120a与第一线路层11上形成线路增层结构12，该线路增层结构12具有第二、第三与第四介电层120b，120c，120d，且于该第二至第四介电层120b，120c，120d上形成有第二线路层121，各该第二线路层121借由导电盲孔122相互电性连接；移除该承载板，以外露该第一介电层120a；于该第一介电层120a、及第四介电层120d与第二线路层121上分别形成如绿漆的防焊层14a，14b；于该防焊层14a与第一介电层120a中形成开孔140a，以外露该第一线路层11的部分表面，并于该防焊层14b上形成开孔140b，以外露该第二线路层121的部分表面；于该开孔140a，140b中形成金属凸块13a，13b，以分别结合焊球15a，15b，令上侧焊球15b用以接置芯片(未图标)，而下侧焊球15a用以接置电路板(未图标)，换句话说，上述工艺是从封装基板1的下侧(即接触该承载板的表面)开始制作，而后逐渐增层至用以接置芯片的金属凸块13b与防焊层14b为止，也就是从植球侧开始制作到置晶侧。

其中，每制作一层介电层时即需进行一次固化(curing)工艺，使原本半固化的介电材的结构得以固化，且介电层经固化的次数越多，介电层的内部分子向中间集中聚缩的程度越完全，又每一次的固化工艺都会影响整体结构中所有的介电层，故于现有封装基板1中，该第一介电层120a是经过四次固化工艺，而该第二、第三与第四介电层120b，120c，120d则分别经过三次、二次与一次固化工艺。

承上述，因该第一至第四介电层120a，120b，120c，120d所经过的固化次数不同，会造成各介电层尚存的聚缩能力也不相同，由于该第一介电层120a经过最多次固化工艺，所以几乎不再有聚缩能力，即该第一介电层120a中几乎没有聚缩力存在，依此类推，该第二、第三与第四介电层120b，120c，120d中的聚缩力将依序渐增，而由于各介电层的聚缩力都会对封装基板产生一种由四周往中心拉扯的力量，故现有封装基板1呈现该第四介电层120d的侧下凹且该第一介电层120a的侧凸出的翘曲现象，即置晶侧朝上的整体封装基板1呈「微笑」状是此类工艺所显现的一个特性，而此基板弯翘的现象会造成封装基板的制作及其后续封装工艺的困扰，进而影响良率。

然而，该第一介电层120a及第四介电层120d上分别形成有该防焊层14a，14b，且因下侧防焊层14a的开孔140a大于该上侧防焊层14b的开孔140b，故下侧防焊层14a的实际覆盖面积小于该上侧防焊层14b的实际覆盖面积，即该上侧防焊层14b具有较下侧防焊层14a多的材料，又该防焊层14a，14b同样会有分子聚缩的能力，所以该上侧防焊层14b对于封装基板的拉扯力量大于下侧防焊层14a的拉扯力量，这将造成该封装基板1的翘曲程度更加严重(如图1中所示的虚线)。

此外，现有技术中的防焊层及其所覆盖的外层线路层并非共平面，这也影响到整体封装的良率与密度。

因此，如何克服上述现有技术中的翘曲过多的问题，实已成目前亟欲解决的课题。

发明内容