[发明专利]具有硅通孔(TSV)的器件及其形成方法

说明书

技术领域

本发明涉及集成电路制造，更具体地，涉及硅通孔(TSV)制造。

背景技术

通过对高速、高密度、小尺寸和多功能电子器件的强烈需要而驱动了三维系统封装(3D-SiP)技术。硅通孔(TSV)互连由于其较短的互连距离和较快的速度而作为3D集成的一种形式。为了解决对倒装封装技术的需求，具有TSV的硅(Si)内插器已经由于从芯片到衬底的短互连而作为提供高写入密度互连、使管芯和内插器之间的热膨胀(CTE)失配的系数最小化、以及提高电子性能的良好解决方法。在TSV工艺中涉及多个步骤，可以成功地解决封装技术的限制，包括通孔形成、侧壁绝缘、通孔填充、晶片减薄和/或晶片/管芯堆叠。TSV通过还用于确定TSV寄生电容的TSV侧壁绝缘来与衬底和其他TSV连接电隔离。为了确保具有高击穿电压、无泄漏和无裂化(cracking)的预期绝缘性能，TSV侧壁绝缘需要良好的覆盖和均匀性、低应力、以及工艺兼容性。然而，传统的硅上通孔蚀刻工艺、通孔侧壁表现出由许多微凹面组成的扇贝状，其可以根据工艺参数而改变尺寸。硅中的一系列蚀刻“扇贝(scallop)”引起了不平坦的层/电介质层以及导体填充通孔的空隙。侧壁绝缘粗糙度是TSV工艺中的一项挑战瓶颈。

发明内容

为解决上述问题，本发明提出了一种器件，包括：硅衬底；硅通孔(TSV)结构，穿透硅衬底；以及绝缘结构，形成在硅衬底和TSV结构之间，其中，在绝缘结构和硅衬底之间的第一界面具有小于5nm的峰谷高度的界面粗糙度，以及绝缘结构和TSV结构之间的第二界面具有小于5nm的峰谷高度的界面粗糙度。

其中，绝缘结构包括与硅衬底相邻的第一绝缘层以及与TSV结构相邻的第二绝缘层。

其中，第二绝缘层的各向同性蚀刻率大于第一绝缘层的各向同性蚀刻率。

其中，第一绝缘层和第二绝缘层之间的第三界面具有大于10nm的峰谷高度的界面粗糙度。

其中，第一绝缘层是氧化物层，第二绝缘层是氧化物层。

其中，TSV结构包括铜层。

其中，TSV结构包括环绕铜层的扩散阻挡层。

该器件还包括：第一管芯，电连接至硅衬底的第一侧。

该器件还包括：第二管芯，电连接至硅衬底的第二侧，第二侧与硅衬底的第一侧相对。

此外，本发明还提出了一种方法，包括：形成开口，开口从硅衬底的顶表面延伸到硅衬底中预定深度；沿着开口的侧壁和底部在硅衬底上形成绝缘结构；在绝缘结构上形成导电层，以填充开口；其中，在绝缘结构和硅衬底之间的第一界面具有小于5nm的峰谷高度的界面粗糙度，以及绝缘结构和导电层之间的第二界面具有小于5nm的峰谷高度的界面粗糙度。

其中，形成绝缘结构包括：执行第一沉积工艺，以形成与硅衬底相邻的第一绝缘层；以及执行第二沉积工艺，以形成与导电层相邻的第二绝缘层；其中，第二沉积工艺不同于第一沉积工艺。

其中，第一沉积工艺为热氧化工艺。

其中，第二沉积工艺包括次常压化学汽相沉积(SACVD)工艺、等离子体增强型化学汽相沉积(PECVD)工艺和等离子体增强型原子层沉积(PEALD)工艺中的至少一种。

其中，第二绝缘层的各向同性蚀刻率大于第一绝缘层的各向同性蚀刻率。

其中，第一沉积工艺包括次常压化学汽相沉积(SACVD)工艺、等离子体增强型化学汽相沉积(PECVD)工艺和等离子体增强型原子层沉积(PEALD)工艺中的至少一种。

其中，第二沉积工艺为热氧化工艺。

其中，第一沉积工艺形成与硅衬底相邻的第一氧化物层，以及第二沉积工艺形成与导电层相邻的第二氧化物层。

其中，在绝缘结构上形成导电层的步骤是形成铜层。

其中，导电层包括在铜层下方的扩散阻挡层。

该方法还包括：形成电连接至在硅衬底中形成的导电层的集成电路管芯。

附图说明

图1是示出根据实施例的3D集成电路(3D-IC)器件的截面图；

图2A是根据实施例的形成在图1所示第一衬底中的互连结构的截面图；

图2B是根据实施例的形成在图1所示第一衬底中的互连结构的截面图；

图3是用于制造根据本公开各个方面的TSV结构的方法的流程图；

图4A至图4E是根据图2A的互连结构以及图3的方法的实施例的处于各个制造阶段的部分晶片的截面图；以及

图5A至图5D是根据图2B的互连结构以及图3的方法的实施例的处于各个制造阶段的部分晶片的截面图。