[发明专利]可过驱输出缓冲器、源极驱动器电路及其方法

权利要求书

1.一种用于源极驱动器电路的输出缓冲器，所述源极驱动器电路接收外部缓冲器输入信号，并产生包括预定目标电压的缓冲器输出信号，所述输出缓冲器包括：

过驱控制器，被配置为基于从外部源提供的第一过驱使能信号、第二过驱使能信号、第一过驱信号和第二过驱信号，产生用于过驱操作的一对第一内部缓冲器输入信号和一对第二内部缓冲器输入信号；和

输出缓冲器单元，被配置为基于从过驱控制器提供的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号来执行过驱操作，并产生包括比预定目标电压大的目标电压的缓冲器输出信号，或者产生包括比所述预定目标电压小的目标电压的缓冲器输出信号。

2.如权利要求1所述的输出缓冲器，其中，过驱控制器包括：

第一控制器，被配置为：接收外部缓冲器输入信号，作为第一输入信号，接收缓冲器输出信号，作为第二输入信号，基于第一过驱使能信号和第二过驱使能信号来对第一输入信号和第二输入信号进行不同地放大，并将所述一对第一内部缓冲器输入信号输出到输出缓冲器单元；

第二控制器，被配置为：接收外部缓冲器输入信号，作为第一输入信号，接收缓冲器输出信号，作为第二输入信号，基于第一过驱使能信号和第二过驱使能信号来对第一输入信号和第二输入信号进行不同地放大，并将所述一对第二内部缓冲器输入信号输出到输出缓冲器单元。

3.如权利要求2所述的输出缓冲器，其中，第一控制器包括：

一对第一晶体管，被配置为通过栅极接收第一输入信号，并将所述一对第一内部缓冲器输入信号中的一个输出到漏极；

一对第二晶体管，被配置为通过栅极接收第二输入信号，将所述一对第一内部缓冲器输入信号中的另一个输出到漏极。

4.如权利要求3所述的输出缓冲器，其中，所述一对第一晶体管和所述一对第二晶体管分别包括多对NMOS晶体管。

5.如权利要求3所述的输出缓冲器，其中，第一控制器还包括：

第一开关，与所述一对第一晶体管中的一个串联，所述第一开关被配置为通过第二过驱使能信号被控制；

第二开关，与所述一对第二晶体管中的一个串联，所述第二开关被配置为通过第一过驱使能信号被控制。

6.如权利要求5所述的输出缓冲器，其中，第二控制器包括：

一对第三晶体管，被配置为通过栅极接收第二输入信号，并将所述一对第二内部缓冲器输入信号中的一个输出到漏极；

一对第四晶体管，被配置为通过栅极接收第一输入信号，将所述一对第二内部缓冲器输入信号中的另一个输出到漏极。

7.如权利要求6所述的输出缓冲器，其中，所述一对第三晶体管和所述一对第四晶体管分别包括多对PMOS晶体管。

8.如权利要求6所述的输出缓冲器，其中，第二控制器包括：

第三开关，与所述一对第三晶体管中的一个串联，所述第三开关被配置为通过第二过驱使能信号被控制；

第四开关，与所述一对第四晶体管中的一个串联，所述第四开关被配置为通过第一过驱使能信号被控制。

9.如权利要求8所述的输出缓冲器，其中，响应于第一过驱使能信号被启用：

第一开关为短路，第二开关为断路，从而所述一对第一晶体管的大小小于所述一对第二晶体管的大小；

第三开关为短路，第四开关为断路，从而所述一对第三晶体管的大小小于所述一对第四晶体管的大小；

过驱控制器还被配置为将用于上升过驱操作的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号提供给输出缓冲器单元。

10.如权利要求8所述的输出缓冲器，其中，响应于第二过驱使能信号被启用：

第一开关为断路，第二开关为短路，从而所述一对第一晶体管的大小大于所述一对第二晶体管的大小；

第三开关为断路，第四开关为短路，从而所述一对第三晶体管的大小大于所述一对第四晶体管的大小；

过驱控制器还被配置为将用于下降过驱操作的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号提供给输出缓冲器单元。