[发明专利]逻辑单元复用系统

说明书

技术领域

本发明涉及固态硬盘的纠错技术，尤其涉及一种应用于固态硬盘纠错技术的逻辑单元复用系统。

背景技术

目前应用于固态硬盘的纠错技术主要是BCH，编码过程通过线性反馈移位寄存器(LFSR)实现，译码过程分为三部分，首先是伴随式的计算，硬件上使用线性反馈移位寄存器以及有限域乘法器实现，随后是关键方程求解，最后是钱搜索过程。

编码过程和译码过程的伴随式计算模块都需要使用线性反馈移位寄存器实现，两者在数学上都是对多项式求余，区别在于除数和被除数有所区别，在硬件上，有重合的地方。除了线性反馈移位寄存器，伴随式计算过程需要使用大量的有限域乘法器，实现一个已知量和未知量的乘法。钱搜索是把所有可能的根代入已知方程求根的过程，同样需要大量的有限域乘法器实现已知量和未知量的计算。钱搜索和伴随式计算两个模块中使用到的有限域乘法器有很多部分是相同的。从而，ECC实现过程使用到大量的重复逻辑单元。

在目前设计的高速ECC中，编码和译码过程是分开的，译码过程的三个模块是流水线设计，以提高速度，在这样的设计中，使用重复的逻辑单元是必须的。ECC除了需要保护main data外，还需要保护页中的meta data。目前闪存控制器方案中，meta data的读写可以和main data分开的，对于这样的结构，需要分别使用不同的ECC保护main data和meta data。一个page中只有一个metadata，读或者写一次page，meta data的ECC只需要执行一次，在大多数的情况下，meta data的ECC是空闲的，不需要流水线设计。在这样的情况下，此ECC的各个模块之间具有大量相同的逻辑单元，其功耗较高，性价比也较低。

综上可知，现有的固态硬盘的纠错芯片在实际使用上，显然存在不便与缺陷，所以有必要加以改进。

发明内容

针对上述的缺陷，本发明的目的在于提供一种逻辑单元复用系统，其可以分时复用相应的逻辑单元，减小芯片面积，降低功耗，节约成本。

为了实现上述目的，本发明提供一种逻辑单元复用系统，应用于固态硬盘纠错技术，所述逻辑单元复用系统包括编码电路和译码电路，所述编码电路包括线性反馈移位寄存器，用于对待编码/译码信息多项式求余；

所述译码电路包括：

伴随式模块，用于计算获取伴随式，所述伴随式模块包括伴随式计算模块和所述线性反馈移位寄存器，所述编码电路和译码电路分时复用所述线性反馈移位寄存器；

关键方程确定模块，用于根据所述伴随式确定关键方程；以及

钱搜索模块，用于判断获取所述关键方程的根，并根据所述关键方程的根输出错误位置信息。

根据本发明的逻辑单元复用系统，所述线性反馈移位寄存器的输入端连接有输入选择模块，用于控制所述待编码/译码信息输入所述线性反馈移位寄存器；

所述线性反馈移位寄存器的输出端连接有输出选择模块，用于控制经所述线性反馈移位寄存器处理的信息的输出模式。

根据本发明的逻辑单元复用系统，所述钱搜索模块包括：

钱搜索控制模块，用于钱搜索的并行控制，所述钱搜索控制模块的输入信息为所述关键方程的系数，其输出信息传送至钱搜索计算模块；

钱搜索计算模块，用于根据所述钱搜索控制模块的输出信息计算判断所述关键方程的根；

钱搜索判断模块，用于根据所述关键方程的根换算出错误位置，并输出所述错误位置信息。

根据本发明的逻辑单元复用系统，所述伴随式计算模块包括伴随式乘法器和公用乘法器；所述钱搜索计算模块包括所述公用乘法器和钱搜索乘法器，所述伴随式计算模块和钱搜索计算模块分时复用所述公用乘法器。

根据本发明的逻辑单元复用系统，所述公用乘法器连接有一公用乘法器控制模块，用于控制所述公用乘法器工作于伴随式计算或钱搜索状态。

本发明通过分时复用固态硬盘纠错芯片的逻辑单元，降低芯片面积及功耗，也可节约成本。具体的，本发明的逻辑单元复用系统具有编码和译码电路，编码电路和译码电路可分时复用一线性反馈移位寄存器。同时，译码电路包括伴随式模块和钱搜索模块，这两个模块之间可以分时复用乘法器这一逻辑单元。借此，本发明的逻辑单元复用系统可以减少很多逻辑单元的使用，降低芯片功耗及成本，并可减少芯片面积。

附图说明

图1是本发明一实施例的逻辑单元复用系统的结构示意图；

图2是本发明一实施例的钱搜索模块的结构示意图；

图3是本发明另一实施例的逻辑单元复用系统的结构示意图；