[发明专利]循轨误差信号产生电路

权利要求书

1.一种循轨误差信号产生电路，用以根据一光学读取头所输出的一第一拾取信号以及一第二拾取信号，以输出循轨误差信号，其中，所述的第一拾取信号以及所述的第二拾取信号分别表示所述的光学读取头的一第一感光子与一第二感光子所测量到主光束反射的光强度，所述的循轨误差信号产生电路包括：

一数字化电路，耦接所述的光学读取头，用以接收并比较所述的第一拾取信号与所述的第二拾取信号，进而得到一第一数字信号与一第二数字信号；其中，所述的数字化电路包括：

一第一比较器，其第一端接收所述的第一拾取信号，其第二端接收一参考电压，其输出端输出所述的第一数字信号，当所述的第一拾取信号大于所述的参考电压时，所述的第一数字信号被设为第一逻辑状态，否则，所述的第一数字信号被设为第二逻辑状态；以及

一第二比较器，其第一端接收所述的第二拾取信号，其第二端接收所述的参考电压，其输出端输出所述的第二数字信号，当所述的第二拾取信号大于所述的参考电压时，所述的第二数字信号被设为第一逻辑状态，否则所述的第二数字信号被设为第二逻辑状态；

一短信号移除电路，用以移除所述的第一数字信号与所述的第二数字信号中，小于一第一预设时间的脉冲以作为一第一判断信号以及一第二判断信号，其中，所述的短信号移除电路包括：

一第一或门，其第一输入端接收所述的第一数字信号，其第二输入端接收所述的第二数字信号；

一第一与门，其第一输入端接收所述的第一数字信号，其第二输入端接收所述的第二数字信号；

一第一短脉冲移除电路，其输入端耦接所述的第一或门的输出端，将所述的第一或门的输出端所输出的信号中小于所述的第一预设时间的脉冲移除后输出；

一第二短脉冲移除电路，其输入端耦接所述的第一与门的输出端，将所述的第一与门的输出端所输出的信号中小于所述的第一预设时间的脉冲移除后输出；

一第一延迟电路，其输入端接收所述的第一数字信号，将所述的第一数字信号延迟一预定时间后输出；

一第二延迟电路，其输入端接收所述的第二数字信号，将所述的第二数字信号延迟所述的预定时间后输出；

一第二与门，其第一输入端耦接所述的第一延迟电路的输出端，其第二输入端耦接所述的第一短脉冲移除电路的输出端；

一第三与门，其第一输入端耦接所述的第二延迟电路的输出端，其第二输入端耦接所述的第一短脉冲移除电路的输出端；

一第二或门，其第一输入端耦接所述的第二与门的输出端，其第二输入端耦接所述的第二短脉冲移除电路的输出端，用以输出所述的第一判断信号；以及

一第三或门，其第一输入端耦接所述的第三与门的输出端，其第二输入端耦接所述的第二短脉冲移除电路的输出端，用以输出所述的第二判断信号；以及

一相位比较电路，接收所述的第一判断信号与所述的第二判断信号，根据所述的第一判断信号与所述的第二判断信号的相位差，进而输出所述的循轨误差信号。

2.如权利要求1所述的循轨误差信号产生电路，其特征在于，所述的第一短脉冲移除电路包括：

一异或门，其第一输入端耦接所述的第一或门的输出端；

一反向器，其输入端耦接所述的异或门的输出端；

一或门，其第一输入端耦接所述的反向器的输出端；

一计数电路，其重设端耦接所述的或门的输出端，其输入端耦接所述的异或门的输出端，当所述的异或门的输出端所输出的信号使能时，根据一第二预设时间，进而累加一计数值，当所述的重设端所输入的信号使能时，重设所述的计数值；

一第一判断电路，包括输入端以及输出端，其输入端耦接所述的计数电路的输出端以接收所述的计数值，其输出端耦接所述的异或门的第二输入端、所述的第二与门的第二输入端以及第三与门的第二输入端，当所述的计数值大于一默认值时，转换所述的第一判断电路的输出端所输出的信号的逻辑状态；以及

一第二判断电路，包括输入端与输出端，其输入端耦接所述的计数电路的输出端以接收所述的计数值，其输出端耦接所述的或门的第二输入端，当所述的计数值大于所述的默认值时，使能其输出端所输出的信号，进而重设所述的计数电路。