[发明专利]一种SRAM编程点抗幅照加固方法及其实现电路

说明书

技术领域

本发明属于微电子技术领域，具体涉及一种静态随机存储单元结构SRAM编程点抗辐照加固方法及其实现电路。 

背景技术

因为FPGA具有高集成度、高性能、较低的设计成本和可重配置等优点，在航空领域得到广泛应用。特别是其编程时间短而且可以被用户配置任意多次，使基于SRAM的FPGA在远程任务领域非常有价值。一般认为, 微电子器件对空间环境中充斥的高能粒子非常敏感, 电离辐射效应将导致存储单元发生单粒子翻转效应(Single Event Upset, SEU)。伴随着集成电路工艺的不断演进, SEU 已经成为深亚微米特征尺寸为代表的当代微电子器件航天应用的主要掣肘。对于SRAM型FPGA，国外大量实验结果表明，未加固的该类型器件具有非常低的翻转阈值(通常LET_th<2 MeV cm² mg-1)[2]，其在航空领域的应用将面临严重的辐射环境可靠性风险。

传统的SRAM加固结构主要有HIT，BAE和DICE[3]等。其中DICE（dual interlocked cell）结构是采用冗余加固思想设计中最受大家关注的一种结构，因为它有四个存储节点，由单粒子效应引起的单个存储节点信息变化，可以通过其它三个节点的反馈修复。但是，随着工艺尺寸的减小，版图中这些存储节点之间的距离变小，带有一定入射倾角的重离子很容易使处于相同N阱或P阱的敏感节点的存储值同时发生变化，从而引起存储单元的翻转。

本发明通过采用了忆阻器（switching resistor或memristor[1]）对传统的SRAM单元进行了加固，设计了新的存储单元rSRAM。忆阻器是一种两端的可记忆电阻器元件。其有两种电阻状态：高阻态和低阻态。若加一定值正向电压时，其阻值变为低阻，加一定值反向电压时其阻值变为高阻。忆阻器的制造工艺和传统CMOS工艺兼容，在流片时，它可以集成在晶体管的漏极，不会增大面积。本发明采用了非对称存储的思想，rSRAM单元完全免疫单粒子效应。

发明内容

本发明的目的在于提供一种对传统的基于SRAM的FPGA的存储单元进行抗辐照加固的方法及其实现电路，以消除单粒子翻转（SEU）和单粒子引起的多位翻转（MBU）问题。

本发明提供对基于SRAM的FPGA的存储单元进行抗辐照加固的方法，是利用忆阻器的可编程特性，将其嵌入到传统的SRAM单元中，再添加写入电路；然后，在使用时，通过对忆阻器进行编程，将其配置为非对称存储单元结构。

基于上述抗辐照加固方法的实现电路，即改进的SRAM单元，记为rSRAM。

具体是在现有SRAM单元的两个存储节点处PMOS管和NMOS管的漏极各加入至少一个忆阻器，忆阻器的两个电极中的下电极接在晶体管的漏端，每个忆阻器的两端都接有至少一个编程晶体管。

一种rSRAM结构如图2所示，其对传统的SRAM单元进行了改进，即在传统SRAM单元的2个存储节点A和B与交叉偶合的4个晶体管（M1、M2、M3、M4）的漏极之间加4个忆阻器，这4个忆阻器分别记为R1、R2、R3、R4，每个忆阻器两端都有两个编程晶体管，一共有6个晶体管（M5、M6、M7、M8、M9、M10），其中晶体管M6和晶体管M9既负责忆阻器的状态编程，也负责存储单元的读写。在使用时，通过对忆阻器进行编程，将4个忆阻器的阻值状态配置为：连接处于OFF状态的晶体管漏极的忆阻器配置为高阻状态，连接处于ON状态的晶体管漏极的忆阻器配置为低阻状态，使其成为非对称的存储单元结构。其中，存储节点A为晶体管M1、M2和M6之间的共同连接点，存储节点B为晶体管M3、M4和M9之间的共同连接点，见图1。

具体来说，存储节点A与晶体管M1之间加了R1，存储节点A与晶体管M2之间加了R2，存储节点B与晶体管M3之间加了R3，存储节点B与晶体管M4之间加了R4。R1的两端分别连接编程晶体管M5、编程晶体管M6，R2的两端分别连接编程晶体管M6、编程晶体管M7，R3的两端分别连接编程晶体管M8、编程晶体管M9，R4的两端分别连接编程晶体管M9、编程晶体管M10。在使用时，通过对忆阻器进行编程使其成为非对称的存储单元结构。具体为：若存储节点A存储“1”，存储节点B存储“0”，则将忆阻器R2和R3阻值状态配置为高阻，忆阻器R1和R4阻值状态配置为低阻；若存储节点A存储“0”，存储节点B存储“1”，则将忆阻器R2和R3阻值状态配置为低阻，忆阻器R1和R4阻值状态配置为高阻。