[发明专利]低压下的分子粘附键合方法

说明书

技术领域

本发明涉及在低压下进行的两个“晶片”之间的分子粘附键合(也被称为“低压键合”LPB)。

背景技术

为了获得高键合能和限制晶片外周的弱键合或未键合区域，已知在较低的压强或部分真空下执行两个晶片之间的分子粘附键合，如文件EP 2 200 077中特别描述的那样。在分子粘附键合过程中，在低压下，用于引发两个晶片之间的键合波传播所需要的力小于环境压强下所需要的力。此外，压强越低，键合波在两个晶片之间传播的越快。

但是，通过两个晶片之间的低压键合获得的结构的质量是可变的。事实上，中请人观察到，在低压下，典型地在小于或等于1毫巴的压强下，通过分子粘附在两个晶片之间执行的键合在晶片变形方面得到非常满意的结果和很差的结果的可能性是均等的，即使是来自于同一批次的晶片也是如此。键合后的结果缺乏重复性的这种现象的原因在于，由于晶片处于促使引发键合波传播的低压环境，在执行实质上的键合之前的晶片对准和逐渐接触的操作过程中，可能会引发键合波的传播。

当在这些预先处理晶片的步骤中引发键合波的传播时，可能会在一个或两个晶片上出现不均匀的变形。

这些变形会造成问题，因为它们是不可控的和不可逆的。

这些不均匀变形的出现会造成问题的一种特殊情况是根据三维集成(3D集成)技术制造的多层半导体结构(也被称为“多层半导体晶片”)，该技术包括将形成的至少一层从第二晶片转移到被称为最终衬底的第一晶片上，该层通过分子粘附键合到第一晶片上，并且通常在键合之后被减薄，该层对应于第二晶片中形成有元件(例如多个微型元件)的部分。其他相应的元件可以选择性地形成在第一晶片中。

在用于容纳微型元件的第一晶片的情况下，特别是由于指定层上存在的微型元件的非常小的尺寸或者庞大的数量，每个转移层，即每个包括该层的晶片必须以正确的精度置于最终衬底(第一晶片独自或者已经包括其它的转移层)上，以便符合与下方层的大约0.3微米的对准。此外，在层被转移之后，可能需要对层进行处理，例如为了形成其它微型元件、为了显露表面上的微型元件、为了产生互连等等，还必须以与层中存在的元件有关的非常高的精度来执行这些处理操作。

尽管低压下的分子粘附键合可以获得高键合能，而不需要在高温下执行用于加强键合界面的退火，这种退火可能会破坏微型元件，但是如上文所述的晶片中产生的不均匀变形导致形成与转移之前形成的微型元件对准的另外的微型元件是很难的，甚至是不可能的。即使是在3D集成的范围之外，也就是说在第一晶片不包括微型元件或者以后不用于容纳微型元件的情况下，这类键合晶片不均匀变形的问题也仍然存在。

在3D集成的特殊情况下，低压分子键合所产生的不均匀变形随后引起各层的微型元件末对准的现象。参考图5描述的也被称为“重叠(overlay)”的这种未对准现象以大约50nm的缺陷形式出现，比分子键合时衬底的对准精度低得多。

图5显示了通过第一晶片或初始衬底410和第二晶片或最终衬底420之间的低压下的分子粘附键合获得的三维结构400，借助于可以限定用于形成与将要制造的微型元件对应的图案的区域的掩模，通过光刻在第一晶片或初始衬底410上形成第一系列的微型元件411至419。在键合之后减薄初始衬底410，以便去除微型元件411至419那一层上方存在的材料部分，并且与初始衬底410的暴露表面齐平地形成第二层微型元件421至429。

但是，即使当使用定位工具时，一方面的微型元件411至419中的某一些与另一方面的微型元件421至429中的某一些之间也存在偏移，例如图5所示的偏移Δ₁₁、Δ₂₂、Δ₃₃、Δ₄₄(分别对应于在微型元件对411/421、412/422、413/423和414/424之间观察到的偏移)。

这些偏移不是来源于衬底的不精确组装所产生的初等变换(elementary transformation)(平移、旋转或其组合)。这些偏移是由来自于初始衬底的层在其键合到最终衬底的过程中出现的不均匀变形所引起的。具体而言，这些变形引起与某些微型元件411至419水平的不均匀的局部位移。同样地，转移之后在衬底的暴露表面上形成的某些微型元件421至429显现出关于这些微型元件411至419的位置变化，这些位置变化可能是几百纳米左右，或者甚至是一微米。