[发明专利]MOS晶体管及其制造方法

权利要求书

1.一种MOS晶体管，其特征在于，包括：

半导体衬底；

栅极结构，包括位于所述半导体衬底中的第一栅极结构以及位于所述第一栅极结构上的第二栅极结构，所述第二栅极结构高出所述半导体衬底；

位于所述栅极结构两侧的侧墙结构，所述侧墙结构高出半导体衬底；

源漏扩展区，位于所述栅极结构两侧的半导体衬底中；以及

源漏区，位于所述侧墙结构两侧的半导体衬底中。

2.如权利要求1所述的MOS晶体管，其特征在于，所述第一栅极结构的厚度为200埃～1500埃。

3.如权利要求1或2所述的MOS晶体管，其特征在于，所述栅极结构包括高K介质层和位于所述高K介质层中的金属层。

4.如权利要求1或2所述的MOS晶体管，其特征在于，还包括位于所述侧墙结构两侧的金属硅化物层，所述金属硅化物层位于所述源漏扩展区和所述半导体衬底的表面。

5.一种MOS晶体管，其特征在于，包括：

半导体衬底；

栅极结构，包括位于所述半导体衬底中的第一栅极结构以及位于所述第一栅极结构上的第二栅极结构，所述第二栅极结构高出所述半导体衬底；

位于所述栅极结构两侧的侧墙结构，所述侧墙结构高出所述半导体衬底；

源漏扩展区，包括位于栅极结构正下方的半导体衬底中的第一源漏扩展区以及位于栅极结构两侧的半导体衬底中的第二源漏扩展区；

源漏区，位于所述侧墙结构两侧的半导体衬底中。

6.一种MOS晶体管的制造方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底上形成有虚拟栅极；

以所述虚拟栅极为掩膜，进行离子注入工艺形成轻掺杂区，所述轻掺杂区包括第一轻掺杂区和第二轻掺杂区，所述第一轻掺杂区位于所述虚拟栅极正下方的半导体衬底中，所述第二轻掺杂区位于所述虚拟栅极两侧的半导体衬底中；

在所述虚拟栅极两侧形成侧墙结构，所述侧墙结构高出半导体衬底；

以所述虚拟栅极和侧墙结构为掩膜，进行离子注入工艺形成源漏区；

去除所述虚拟栅极，露出所述半导体衬底和第一轻掺杂区；

去除部分厚度的暴露出的半导体衬底和全部厚度的第一轻掺杂区，形成源漏扩展区，所述源漏扩展区包括第二轻掺杂区；

在所述虚拟栅极的位置处形成栅极结构，所述栅极结构包括位于所述半导体衬底中的第一栅极结构以及位于所述第一栅极结构上的第二栅极结构，所述第二栅极结构高出所述半导体衬底。

7.如权利要求6所述的MOS晶体管的制造方法，其特征在于，在形成源漏区之后，去除虚拟栅极之前，还包括：在所述侧墙结构两侧形成金属硅化物层，所述金属硅化物层位于所述源漏区和半导体衬底的表面。

8.如权利要求7所述的MOS晶体管的制造方法，其特征在于，在形成金属硅化物层之后，去除虚拟栅极之前，还包括：形成覆盖所述金属硅化物层和侧墙结构的层间介质层。

9.如权利要求8所述的MOS晶体管的制造方法，其特征在于，形成栅极结构包括如下步骤：

形成高K介质层，所述高K介质层覆盖所述层间介质层、侧墙结构和露出的部分半导体衬底；

在所述高K介质层上形成金属层；

利用化学机械研磨工艺去除部分金属层，形成栅极结构。

10.一种MOS晶体管的制造方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底上形成有虚拟栅极；

以所述虚拟栅极为掩膜，进行离子注入工艺形成轻掺杂区，所述轻掺杂区包括第一轻掺杂区和第二轻掺杂区，所述第一轻掺杂区位于所述虚拟栅极正下方的半导体衬底中，所述第二轻掺杂区位于所述虚拟栅极两侧的半导体衬底中；

在所述虚拟栅极两侧形成侧墙结构，所述侧墙结构高出半导体衬底；

以所述虚拟栅极和侧墙结构为掩膜，进行离子注入工艺在所述侧墙结构两侧形成源漏区；

去除所述虚拟栅极，露出所述半导体衬底和第一轻掺杂区；

去除部分厚度的暴露出的半导体衬底和部分厚度的第一轻掺杂区，形成源漏扩展区，所述源漏扩展区包括第二轻掺杂区和剩余的第一轻掺杂区；

在所述虚拟栅极的位置处形成栅极结构，所述栅极结构包括位于所述半导体衬底中的第一栅极结构以及位于所述第一栅极结构上的第二栅极结构，所述第二栅极结构高出所述半导体衬底上。