[发明专利]用于锁相环的高速占空比调节和双端转单端电路

权利要求书

1.用于锁相环的高速占空比调节和双端转单端电路，其特征在于：所述电路包括

第一级时钟输入整形级，该级包括输入时钟整形电路I和输入时钟整形电路II，输入时钟整形电路I和输入时钟整形电路II分别接收相位相差180o的时钟信号，输出具有较强驱动能力的时钟信号；

第二级单边沿检测电路级，该级包括单边沿检测电路I和单边沿检测电路II，所述单边沿检测电路I和单边沿检测电路II分别对应接收输入时钟整形电路I和输入时钟整形电路II输出的时钟信号，并检测时钟信号的上升沿或下降沿，当检测到上升沿或下降沿时，输出脉冲信号；

第三级占空比恢复电路，该电路接收由单边沿检测电路I和单边沿检测电路II输出的相位相差180o的脉冲信号，输出与脉冲信号同频率，占空比为50％的时钟信号。

2.根据权利要求1所述的用于锁相环的高速占空比调节和双端转单端电路，其特征在于：所述单边沿检测电路I和单边沿检测电路II均采用上升沿检测电路的结构，当检测到输入时钟信号的上升沿时，输出一低脉冲信号。

3.根据权利要求2所述的用于锁相环的高速占空比调节和双端转单端电路，其特征在于：所述单边沿检测电路I和/或单边沿检测电路II采用的上升沿检测电路的结构包括

一延迟单元，接收时钟信号，并产生时钟信号的延迟信号；

一反向器，接收延迟的时钟信号，并产生延迟信号的反相信号；

一与非门，接收时钟信号和延迟的反向时钟信号，并产生脉冲信号。

4.根据权利要求2所述的用于锁相环的高速占空比调节和双端转单端电路，其特征在于：所述单边沿检测电路I和/或单边沿检测电路II采用的上升沿检测电路的结构包括

上升沿触发的D触发器，其时钟输入端接收时钟信号，数据输入端接逻辑高电平VDD；

反向器I，与D触发器的正相输出端相联接，输出端连接到D触发器的异步复位端；

反向器II，与D触发器的正相输出端相联接，输出端为脉冲信号。

5.根据权利要求1所述的用于锁相环的高速占空比调节和双端转单端电路，其特征在于：所述单边沿检测电路I和单边沿检测电路II采用下降沿检测电路的结构，当检测到输入时钟信号的下降沿时，输出一低脉冲信号。

6.根据权利要求5所述的用于锁相环的高速占空比调节和双端转单端电路，其特征在于：所述单边沿检测电路I和/或单边沿检测电路II采用的下降沿检测电路的结构包括

一延迟单元，接收时钟信号，并产生时钟信号的延迟信号；

一反向器，接收延迟的时钟信号，并产生延迟信号的反相信号；

一或门，接收时钟信号和延迟的反向时钟信号，并产生脉冲信号。

7.根据权利要求5所述的用于锁相环的高速占空比调节和双端转单端电路，其特征在于：所述单边沿检测电路I和/或单边沿检测电路II采用的下降沿检测电路的结构包括

下降沿触发的D触发器，其时钟输入端接收时钟信号，数据输入端接逻辑高电平VDD；

反向器I，与D触发器的正相输出端相联接，输出端连接到D触发器的异步复位端；

反向器II，与D触发器的正相输出端相联接，输出端为脉冲信号。

8.根据权利要求1所述的用于锁相环的高速占空比调节和双端转单端电路，其特征在于：所述占空比恢复电路包括

反向器I和反向器II，分别接收由单边沿检测电路I和单边沿检测电路II输出的具有大的占空比的脉冲信号；

反向器III和反向器IV，分别接收由反向器I和反向器II输出的反向的具有大的占空比的脉冲信号； 

传输门I和传输门II，分别接收由反向器I和反向器II输出的反向脉冲信号，并产生延迟的脉冲信号；

传输门III和传输门IV，其中一个在传输门I输出的脉冲信号和反向器III输出的反向脉冲信号控制下，另外一个在传输门II输出的脉冲信号和反向器IV输出的反向脉冲信号控制下，产生高低电平；

依次串联的反向器V和反向器VI，所述反向器V的输入端联接至传输门III和传输门IV的输出端，通过反向器VI输出时钟信号。

9.根据权利要求1所述的用于锁相环的高速占空比调节和双端转单端电路，其特征在于：所述占空比恢复电路包括

两个反向器，接收具有大的占空比的脉冲信号；

一个或门，接收反向器的输出信号；

一个边沿触发器，接收或门的输出信号，产生占空比为50％的时钟信号。