[发明专利]一种制作半导体器件的方法

说明书

技术领域

本发明涉及制作半导体器件的方法，特别涉及一种使用改进的方式形成栅极的制作半导体器件的方法。

背景技术

半导体工业的飞速发展使得关键尺寸不断减小。对于栅极高度和形貌控制的要求也越来越高。在半导体器件的制作过程中，需要对器件进行多次的化学机械平坦化处理(CMP)。目前，在最新的工艺制程中，高介电常数金属栅极(即高k金属栅)逐渐成为主流。通常，采用称为“伪栅”的技术来制作高k金属栅。在这种半导体器件的制作过程中，先采用例如多晶硅来占据栅极的位置(即所谓“伪栅”)，然后进行源极和漏极的注入，最后再用金属来替代多晶硅栅极，形成真正的金属栅极。

图1A和图1B示出了现有技术中半导体器件的结构的示意图。如图所示，在形成例如浅沟槽隔离之后，在半导体衬底102上形成栅极氧化物并在栅极氧化物上沉积多晶硅层，然后基于该多晶硅层直接通过刻蚀形成第一多晶硅栅极103、第二多晶硅栅极104和第三多晶硅栅极105。然而，由于浅沟槽隔离槽中填充的绝缘体(例如氧化硅)表面往往高于或低于半导体衬底102表面(例如第一绝缘体101的表面高于半导体衬底102的表面，第二绝缘体107的表面低于半导体衬底102的表面)，所以直接沉积形成的多晶硅层表面并不平坦。这导致所形成的第一多晶硅栅极103、第二多晶硅栅极104和第三多晶硅栅极105高低不一。其中，由于第一多晶硅栅极103位于第一绝缘体101上，所以第一多晶硅栅极103高于周围的第二多晶硅栅极104。由于第三多晶硅栅极105位于第二绝缘体107上，所以第三多晶硅栅极105低于周围的第二多晶硅栅极104。

在后续的层间电介质ILD0(Inter layer Dielectric)的化学机械平坦化处理中，需要同时对硅衬底上的高深宽比材料(HARP，High Aspect Ratio Process)108(通常为氧化物)、氮化硅106(SiN)以及多晶硅进行CMP处理。但是，由于各个栅极之间的高度存在差异，CMP处理不能完全去除覆盖于所有多晶硅栅极顶部的氮化硅106，从而导致氮化硅106的残留。具体地说，在图1A中，第一多晶硅栅极103高于周围的第二多晶硅栅极104，所以在进行CMP过程中，当去除第一多晶硅栅极103上表面的氮化硅，使得第一多晶硅栅极103的上表面暴露出来时，第二多晶硅栅极104上表面的氮化硅并没有被完全去除，仍会有部分残留。此外，在图1B中，第三多晶硅栅极105低于周围的第二多晶硅栅极104，所以在进行CMP过程中，当去除第二多晶硅栅极104上表面的氮化硅，使得第二多晶硅栅极104的上表面暴露出来时，第三多晶硅栅极105上表面的氮化硅并没有被完全去除，仍会有部分残留。

图2A和图2B是示出氮化硅残留情况的电子扫描显微镜照片。如图2A所示，浅沟道隔离槽中的氧化硅表面低于衬底表面。从而导致在进行ILD0 CMP之后，规则的线条状栅极201之间残留有氮化硅。图2B进一步示出了图2A中的区域202的情况。从图2B中可以更加清楚地看到两个线条状栅极之间的氮化硅残留物。

发明内容

本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。

本发明的一个目的是提供一种制作半导体器件的方法。

根据本发明的第一方面，提供了一种制作半导体器件的方法，包括以下步骤：在半导体衬底上形成隔离槽；在半导体衬底上沉积绝缘材料层；去除半导体衬底表面的绝缘材料，仅留下所述隔离槽中的绝缘材料；在半导体衬底上形成栅极氧化物；在所述栅极氧化物上沉积多晶硅层；对所述多晶硅层进行化学机械平坦化处理，使得所述多晶硅层表面变得平坦；利用所述多晶硅层形成多晶硅栅极。

优选地，该制作半导体器件的方法还包括在形成所述隔离槽之前，形成保护层的步骤。

进一步地，所述保护层包括第一保护层和位于所述第一保护层之上的第二保护层。

进一步地，所述第一保护层为氧化硅。

进一步地，所述第二保护层为氮化硅。

优选地，所述绝缘材料为氧化物或氮氧化物。其中，所述氧化物优选氧化硅，所述氮氧化物优选氮氧化硅。

优选地，该制作半导体器件的方法还包括在后续步骤中，将所述多晶硅栅极作为伪栅，使用金属替代所述多晶硅栅极，从而形成金属栅极的步骤。

进一步地，所述金属为铝或钨。

优选地，所述隔离槽为浅沟槽隔离槽。

优选地，该制作半导体器件的方法还包括在所述衬底上通过离子注入定义有源区的步骤。