[发明专利]显示装置、信号线驱动器和数据传送方法

说明书

相关申请交叉引用

2010年8月16日提交的日本专利申请No.2010-181975的公开包括说明书、附图以及摘要，通过引用被整体并入本文。

技术领域

本发明涉及显示装置、信号线驱动器以及数据传送方法，并且具体涉及用于在显示装置中生成和传送控制信号的技术。

背景技术

越来越大尺寸面板的显示器以及由于改善的面板图片图像分辨率而导致的较大数据传送量对将数据传送到驱动器以驱动显示装置的方法造成了问题。例如，在液晶显示装置中，用于将视频数据从时序控制器提供给数据驱动器(或信号线驱动器、源极驱动器)以驱动液晶显示面板中的数据线(信号线)的数据传送技术成为问题。

在这些情况下，当驱动大尺寸显示面板时，该问题特别严重。大尺寸显示面板包含用于驱动数据线的多个数据驱动器。目前制造的大尺寸显示装置包含公共总线，以减少导线的数目，并且在很多情况下，适用的公共总线将视频数据不断传送到数据驱动器，然而，该类型的布置具有需要非常大的数据传送率的问题。更具体地，当将水平同步时间长度设置为TH，并且数据驱动器的数目为N时，用于将该视频数据发送到单个数据驱动器的容许时间为TH/N。因此，增加数据驱动器的数目以应对大尺寸显示装置和更高面板分辨率意味着用于将视频数据发送到单个数据驱动器的容许时间变得越来越短。

解决这种问题的一种技术是将视频数据点对点传送到相应的多个数据驱动器。图1是示出用于通过点对点技术将视频数据传送到数据驱动器的大尺寸液晶显示装置的构造的一个示例的框图。图1中的结构的技术在日本未经审查的专利申请公开No.2000-155552中被公开。图1中的液晶显示装置110包括信号处理器电路120、液晶面板130、源极驱动器202-216以及栅极驱动器402-408。单独的线将视频数据提供给各个源极驱动器202-216。

在图1中的液晶显示装置中，信号处理器电路120将栅极驱动器时钟GCLK提供到各个栅极驱动器402-408，而另一方面，仅将栅极驱动器启动脉冲GSP提供到位于端部的栅极驱动器402。在接收到来自信号处理器电路120的栅极驱动器启动脉冲GSP之后，经过了指定时间后，栅极驱动器402将栅极驱动器启动脉冲提供到栅极驱动器404。栅极驱动器406和408以相同方式接收来自相邻的栅极驱动器404、406的栅极驱动器启动脉冲。

用于将视频数据点对点传送到相应的多个数据驱动器的技术缓解了对数据传送率的限制，但是产生如下问题：需要耦合到适当装置的大量导线以及在将视频数据提供到每个数据驱动器的装置(通常是时序控制器)上的大量输出引脚。图1中的液晶显示装置由于使用串行数据传送而降低了所需导线数量和输出引脚的数目，但是考虑到降低成本和简化设备的需要，输出引脚和导线的数目应当优选地应尽可能地少。

一种用于减少输出引脚和耦合到时序控制器的接线的数目的技术将复用信号用作用于在传送视频数据的视频数据信号中的数据驱动器控制的控制信号。例如，一种数据传送方法利用根据视频数据CDR(时钟数据恢复)生成的时钟信号来将视频数据发送到数据驱动器，并且沿相同的导线发送视频数据和时钟信号，并且因此该方法在减少导线数目方面是有效的。该技术在日本未经审查的专利申请公开No.2009-204677中以及在2009 IEEE International Solid-State Circuits Conference Digest of Technical Papers，192-193页，2009年2月(2009年IEEE国际固态电路会议的技术论文纪要)中发表的K.Yamaguchi等人的“A 2.0Gb/s Clock-Embedded Interface for full-HD 10b 120Hz LCD drivers with 1/5-Rate Noise Tolerant Phase and Frequency Recovery(具有1/5比率干扰容许相位和频率恢复的全高清10b 120Hz LCD驱动器的2.0Gb/s时钟嵌入式接口)”中被公开。

发明内容