[发明专利]多核DSP及其系统和调度器

说明书

技术领域

本发明总体涉及多核数字信号处理器(DSP)，更具体地，涉及一种基于子系统架构的多核数字信号处理器。

背景技术

为了突破单核数字信号处理器处理能力的极限，近来，多核数字信号处理器得到了人们的广泛关注和普遍使用。由于多核数字信号处理器具有可以进行并行处理的两个以上的内核，其在单位时间内能够处理的指令数相应的可以达到单核数字信号处理器的几倍，故而同单核数字信号处理器相比其处理能力得到了质的飞跃。

在现有技术中，当使用多核数字信号处理器时，采用以下两种架构。

架构1：使一个任务运行在多核数字信号处理器的所有内核上。

架构2：使一个任务运行在多核数字信号处理器的单个内核上。

图1示出了采用架构1的多核数字信号处理器对内核资源和存储器资源的使用。由图1可见，多核数字信号处理器包括n个内核，内核0、内核1、内核2、......内核n-1。每个任务(任务0、任务1和任务2)都运行在所有内核上。每个内核单独使用专用存储器，并且与其他内核共享使用共享存储器。采用该架构，单个任务可以使用所有内核的资源以极快的速度运行；并且由于单个任务被分配给所有内核运行的特质，核间负载始终保持平衡。

然而，由于并非所有任务都能够完全并行的运行，需要设置任务终止边界。另外，由于某些任务需要先在单个内核上运行再在所有内核上并行运行，需要设置其他内核的任务起始边界。正如图1所示，任务0、任务1、任务2的运行并非是完全并行的，因而针对每个任务设置了任务终止边界；任务1需要先在内核n-1上运行再在所有内核上并行运行，因而设置了其他内核的任务起始边界。

由图1可以直观的观察到，任务边界的设置将造成处理时间的延迟，导致内核处理资源的浪费。

同时，采用架构1的多核数字信号处理器的所有内核需要共享代码和数据，占用大量的共享存储空间。并且，由于共享存储器的存取速度通常比专用存储器慢，采用架构1的多核数字信号处理器的任务处理速度将受到存储器存取速度的制约。

图2示出了采用架构2的多核数字信号处理器对内核资源和存储器资源的使用。由图2可见，多核数字信号处理器包括n个内核，内核0、内核1、内核2、......内核n-1。每个任务(任务0、任务1、任务2和任务3)只运行在单个内核上。每个内核单独使用专用存储器，并且与其他内核共享使用共享存储器。

由于架构2无需设置任务边界，内核能够连续地执行任务处理，减少内核周期的浪费。正如图2所示，内核0连续地运行任务0和任务3，在任务运行期间，内核0不存在空闲期。同时，当单个内核运行单个任务时，可以使用专用存储器来存储数据，从而提高了数据存取速度进而提高了任务处理速度，并且还能够节省共享存储器的资源。

然而，架构2也存在极大的弊端。首先，架构2不具备架构1固有的核间负载平衡机制，需要进行专门的负载测量并采用任务调度算法才能实现核间负载平衡。其次，某些任务(特别是电信系统中实时性要求较强的任务)对处理能力的要求(通常以单位时间需要处理的指令数来度量)是无法由单个内核满足的，采用架构2的多核数字信号处理器无法处理此类任务。在图2中，以内核1无法容纳任务1直观地示意了这种不利情况。

由上可见，采用架构1和架构2的多核数字信号处理器各存利弊，并且它们的优缺点本质上由其采用的架构决定。

另外，从多核数字信号处理器对存储器的使用来看。在现有系统中，只存在全体共享和单独专用两种方式。全体共享方式指，存储器由多核数字信号处理器的所有内核共享。单独专用方式指，存储器由单个内核占用。这种全体共享和单独专用二选一的使用方式是缺乏灵活性的。此外，代码始终放置在所有内核都能够访问共享存储器中。这导致大量的共享存储空间被占用，并且由于共享存储器的内容可以十分容易地被所有内核修改，存在极大的安全隐患。

发明内容

本发明的目的在于，设计一种比现有技术中的架构1和架构2更加灵活的多核数字信号处理器架构，解决上述技术问题中的至少某些问题。

根据本发明的第一方面，提出了一种多核数字信号处理器，其特征在于：所述多核数字信号处理器的全部内核资源被分配至多个子系统，其中，所述多个子系统中的至少一个子系统被分配了两个以上的内核的内核资源。

优选地，所述多个子系统中的至少一个子系统可以被分配所有内核的内核资源。此外，可以动态调整所述子系统的内核资源分配。