[发明专利]利用微变压器的功率和信息信号传递有效
申请号: | 201110235730.6 | 申请日: | 2005-08-19 |
公开(公告)号: | CN102324851A | 公开(公告)日: | 2012-01-18 |
发明(设计)人: | 陈保兴;罗恩·克力格 | 申请(专利权)人: | 美国亚德诺半导体公司 |
主分类号: | H02M3/335 | 分类号: | H02M3/335;H02M3/337 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 赵科 |
地址: | 美国马*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 利用 变压器 功率 信息 信号 传递 | ||
本申请是申请日为2005年8月19日、申请号为200580032955.4,发明名称为“利用微变压器的功率和信息信号传递”的发明专利申请的分案申请。
背景技术
可以用在输入电路和输出电路之间具有隔离阻障(isolation barrier)的隔离器提供装置之间的电(电流)隔离。输入电路可以被参考第一地线,输出电路可以参考不同的第二地线,第二地线与第一地线电流隔离,从而在二者之间无电流。
除了提供信息信号的隔离传递之外,这些装置通常还具有要由彼此隔离的电源供电的输入和输出电路。例如,可以用两个分离的具有不同地线的电源提供电源;或者通过提供带有分立变压器的隔离DC-DC转换器以从提供给隔离阻障一侧的功率导出隔离阻障另一侧的功率,从而提供电源。
图1示出了全桥正向DC-DC转换器的例子。转换器100具有驱动变压器TR1的开关晶体管MP1、MP2、MN1和MN2。四个开关晶体管可以被实现为全PMOS型或者全NMOS型。在典型的操作中,首先,晶体管MP1和MN2导通一个时间段DT(0<D<1);然后,晶体管MN1和MN2导通一个时间段(1-D)T,其中T代表半周期。然后,晶体管MP2和晶体管MN1导通一个时间段DT;晶体管MP1和MP2导通该周期的持续时间。因为功率仅在两个DT时间段期间传递,所以电压或者功率传递由变量D控制。
在晶体管MP1和MN2关闭(导通)的第一个DT时间段期间,电流被提供通过变压器TR1的初级绕组102,并且在次级绕组104中被感应以传递到整流器106、滤波器108和负载(未示出),其中负载连接在输出端子V(OUT)与输出侧地线GNDB(不同于输入侧地线GNDA)之间。电流也被汲取以为变压器的磁化电感充电。在晶体管MP2和MN1导通的第二个DT时间段中,该磁化电感放电。
为了生产小的隔离器,可以利用微变压器。如此处所使用的,“微变压器”是指小的变压器,其中利用平面制作方法形成至少一个绕组,包括但不限于半导体技术,优选以有利于与相同或类似衬底上的其它电路元件相互连接的方法。平面绕组可以在硅衬底上(上或上方)、印刷电路板(PCB)或者其他材料上形成。如果两个绕组都在半导体衬底上形成,可能与该衬底接触或分离开,则微变压器被称为“片上”的。片上微变压器的例子、尤其是“空心”微变压器在公开受让的美国专利No.6,219,907和2002年8月8日提交的、公开号为2003/0042571的美国专利申请序列号10/214,883中示出,这两个专利文献均以参考的方式全部包括在此。微变压器通常具有小的电感(L)和高的串联电阻(R),因而它们的L/R值小。时间段DT应小于L/R,否则变压器将由于串联电阻R上的电压降而使电流饱和并损失效率。如果滤波感应器LF也被形成为微感应器,则可能由于高的串联电阻而进一步损失效率。利用微变压器难以获得大的滤波器电感,因此鼓励使用高值的滤波电容器C2来使转换器输出上的纹波最小化。使用大的滤波电容器通常与制作小隔离器的目的不一致。
在一些具有谐振开关(resonant switching)的装置中,为了使用微变压器,高开关频率被用来驱动晶体管开关。但是,随着频率变高和DT变小,控制电路会变得更复杂也更困难。
发明内容
此处所述的实施例包括可以提供跨隔离阻障的功率的功率转换器,诸如通过使用线圈。实施例包括带有片上微变压器的功率转换器和带有以正反馈配置与变压器相连的晶体管的线圈驱动器。片上变压器不需要铁芯。可以通过测量输出功率并按需要在电源和线圈驱动器之间打开或关闭开关,以受控的方式将线圈驱动器耦合到电源电压。此处描述的其它实施例包括可以隔离使用也可以不隔离使用的FET驱动器。
电路中所使用的变压器可以是空心装置,并且可以利用半导体处理技术被形成为一个或多个衬底上的非常小的装置,从而制造小装置。通过以下详细描述、附图和权利要求,其它特征和优点将显而易见。
附图说明
图1是典型的现有技术全桥开关DC-DC转换器的简化电路示意图;
图2A是隔离的功率转换器的简化的部分示意、部分框图,图2B具有图2A所示电路的一组波形。
图3是储能回路的示意图。
图4和图5是图2A所示电路的可选实施例。
图6是在衬底上实现的与图2A所示相似的电路的部分透视、部分示意图。
图7A和图8A是隔离的FET驱动器的示意图。
图7B和图8B分别为图7A和图8A所示电路的波形图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美国亚德诺半导体公司,未经美国亚德诺半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110235730.6/2.html,转载请声明来源钻瓜专利网。
- 信息记录介质、信息记录方法、信息记录设备、信息再现方法和信息再现设备
- 信息记录装置、信息记录方法、信息记录介质、信息复制装置和信息复制方法
- 信息记录装置、信息再现装置、信息记录方法、信息再现方法、信息记录程序、信息再现程序、以及信息记录介质
- 信息记录装置、信息再现装置、信息记录方法、信息再现方法、信息记录程序、信息再现程序、以及信息记录介质
- 信息记录设备、信息重放设备、信息记录方法、信息重放方法、以及信息记录介质
- 信息存储介质、信息记录方法、信息重放方法、信息记录设备、以及信息重放设备
- 信息存储介质、信息记录方法、信息回放方法、信息记录设备和信息回放设备
- 信息记录介质、信息记录方法、信息记录装置、信息再现方法和信息再现装置
- 信息终端,信息终端的信息呈现方法和信息呈现程序
- 信息创建、信息发送方法及信息创建、信息发送装置