[发明专利]一种半实物信号发生器及其使用方法

权利要求书

1.一种半实物信号发生器，包括相互连接的上位机（1）和下位机（2），所述下位机（2）包括FPGA芯片（3）与DA转换器电路（9），FPGA芯片（3）的一端与上位机（1）通信连接，另一端与DA转换器电路（9）相连接，且在FPGA芯片（3）上连接有电源（11）、串行FLASH（4）与时钟（12），其特征在于：

所述上位机（1）上装载有波形设计仿真软件，所述下位机（2）的数量至少为一个，且下位机（2）还包括信号调理电路（10）；所述FPGA芯片（3）上还连接有RS232接口（5）、以太网接口（13）与SDRAM存储器（6），且在FPGA芯片（3）内设置有Nios II软核处理器（7）、DDS模块（8）、双口RAM（14）与频率控制字寄存器（15）；

所述Nios II软核处理器（7）包括CPU处理器（71）、URAT控制器（72）、SDRAM控制器（73）、EPCS控制器（74）、以太网控制器（75）、一号PIO控制器（76）与二号PIO控制器（77），CPU处理器（71）通过URAT控制器（72）、SDRAM控制器（73）、EPCS控制器（74）、以太网控制器（75）分别与RS232接口（5）、SDRAM存储器（6）、串行FLASH（4）、以太网接口（13）通信连接，RS232接口（5）、以太网接口（13）的另一端均与上位机（1）通信连接，CPU处理器（71）通过一号PIO控制器（76）与双口RAM（14）相连接，双口RAM（14）的另一端分别与DDS模块（8）、DA转换器电路（9）相连接，DDS模块（8）的另一端依次通过频率控制字寄存器（15）、二号PIO控制器（77）与CPU处理器（71）相连接，DA转换器电路（9）的另一端与信号调理电路（10）相连接。

2.根据权利要求1所述的一种半实物信号发生器，其特征在于：所述上位机（1）为PC机，所述FPGA芯片（3）采用Altera公司的Cyclone、Cyclone II或Cyclone III系列芯片。

3.根据权利要求1或2所述的一种半实物信号发生器，其特征在于：所述DA转换器电路（9）包括一个高速DA转换器（91）和一个低速高精度DA转换器（92），高速DA转换器（91）的一端与双口RAM（14）相连接，另一端与信号调理电路（10）相连接，低速高精度DA转换器（92）的一端与双口RAM（14）相连接，另一端作为高速DA转换器（91）的基准源输入。

4.根据权利要求1或2所述的一种半实物信号发生器，其特征在于：所述信号调理电路（10）包括固定增益放大器、LC滤波器与功率放大器，该固定增益放大器与高速DA转换器（91）的另一端相连接。

5.一种权利要求1所述的半实物信号发生器的使用方法，其特征在于该使用方法依次包括以下步骤：

第一步：先对上位机（1）内装载的波形设计仿真软件进行设置，其设置方法包括界面手动设置和程序调用自动设置，其设置内容包括：通信端口、信号类型、幅值、频率、相位和高低电平；所述通信端口包括RS232接口（5）或以太网接口（13），所述信号类型包括标准波形中的正弦波、三角波与方波；

第二步：上述设置内容结束后，再在上位机（1）的屏幕上显示出仿真波形，如果显示的仿真波形符合要求，则由该波形设计仿真软件生成下位机（2）中DDS模块（8）所需的模块参数，该模块参数包括波形ROM表数据、相位累加器初始值与幅值控制信号，然后通过RS232接口（5）或以太网接口（13）将该模块参数传送到下位机（2）；

第三步：先接通电源（11），再通过串行FLASH（4）对FPGA芯片（3）进行配置，并对Nios II软核处理器（7）进行程序加载，然后由Nios II软核处理器（7）通过RS232接口（5）或以太网接口（13）接收上位机（1）发送来的模块参数，并将该模块参数存入SDRAM存储器（6）中，再由CPU处理器（71）进行运算，然后将运算所得的数字信号存入双口RAM（14）中，并与DDS模块（8）配合将该数字信号传给DA转换器电路（9），再由DA转换器电路（9）将该数字信号转换为模拟信号，然后由信号调理电路（10）处理，此时即可得到最终信号。