[发明专利]含异方IP的客户方芯片天线效应的检查方法

说明书

技术领域

本发明涉及一种芯片的检查方法，具体涉及一种含异方IP的客户方芯片天线效应的检查方法。

背景技术

在芯片(Wafer)制造的过程中，因为作PLASM(等离子)注入的关系，大量的电荷积累可能会通过Wafer表面露出的导体层传输到门级区域，导致门级氧化膜受损，影响器件的成品率，这一现象被称为“天线效应”。

为避免天线效应，一般在物理版图完成后，利用软件工具对芯片进行Antenna(天线)DRC(Design Rule Check)检查。但是IP(一种芯片单元)模块的供应商出于对己方知识产权的保护，一般不会向设计公司提供完整的IP模块版图以保证客户验证的正常进行，而只提供该IP模块的使用权，因此使用另一方IP模块的设计公司只能获得仅包含该类IP模块的接口(Port)信息的文件而无法获得内部的具体版图，无法对全芯片版图进行Antenna的检查，这将极有可能会导致送出数据(tapeout)，并且在Foundry(代工厂)合成完整数据后发现大量的天线错误(Antenna Violation)。

为解决上述问题，提出以下两种解决方法：

1、IP模块供应商在提供的IP模块的每个引出Port上加接地的二极管(Diode)用来泄放电荷，这样可以保证与这些接口相连的线路不会有Antenna问题。

这种方法的缺点是，很影响IP模块的面积，所以不被广泛使用。

2、IP模块供应商利用类似Cadence公司的Abstract(一种软件名称)工具抽取出类似于如下的文本文件：

该文件即为Antenna LEF(Library Exchange Format库交换格式)文本，其记录了IP模块的天线效应信息，该文件可以被自动布局布线(Place&Route)工具读取，使设计公司可以在布局布线工具上通过它进行Antenna检查。

这种方法的缺点是，可能引起矛盾的结果。Antenna LEF只能应用于布局布线工具中，但布局布线工具产生的数据并非最终数据。设计公司tapeout前必须对最终数据使用DRC(Design Rule Check)工具再进行Antenna DRC检查。而两者因为读取的数据不同，很可能会导致DRC的结果也不同，造成客户无所适从，如图1所示。

另外，有些客户在布局布线之后，会使用版图工具对布局布线结果进行再修改，修改完的版图无法用Antenna LEF在布局布线工具中进行检查。

发明内容

本发明所要解决的技术问题是提供一种含异方IP的客户方芯片天线效应的检查方法，它可以在IP模块供应商不提供给客户完整IP模块版图的前提下，使客户在最终数据给出时能够保证己方芯片的Antenna问题是被修复的。

为解决上述技术问题，本发明含异方IP的客户方芯片天线效应的检查方法的技术解决方案为：

包括以下步骤：

第一步，识别IP模块版图中所有的输入输出接口，包括接口的名称、位置信息；

所述识别方法是：采用Perl程序以二进制的方式读取IP模块的物理GDSII版图，通过哈希结构储存IP模块物理版图的每个阶层、该阶层被调用的信息以及每个阶层上的Text标记；通过哈希结构计算出该GDSII版图中的顶层，将顶层中的Text信息反馈到用户操作界面，顶层中的Text信息即为IP模块版图中的输入输出接口。

第二步，根据信息安全情况和生成数据的大小，在用户操作界面上通过用户输入选择用于生成最终数据所用的输入输出接口(Port)；

第三步，以所选择的输入输出接口为起点，自上而下地沿着连接每个接口的线路，将与天线效应有关的线路都抽取出来；

具体方法是：生成虚拟的各个接口的Text图形块，将与这些虚拟的图形块相连接的与Antenna有关的线路抽取出来。

第四步，将抓取出来的线路生成一个能够被用户版图工具读取的GDSII格式文件，该文件仅包含天线的相关信息，提供给客户；

第五步，客户在做物理版图天线效应检查时，将该GDSII格式文件合成到主芯片中，即可进行最终数据的物理版图验证。

本发明可以达到的技术效果是：

本发明能够生成一个客户方可直接用于天线设计规则检查的数据，使设计公司在给出数据前可以通过工具进行接近实体的天线效应检查，从而避免客户因违反设计规则而造成的数据反复修改。