[发明专利]半导体器件

说明书

技术领域

本发明涉及一种绝缘栅极半导体器件。

背景技术

例如，在与US2007/0170549对应的JP2007-214541A中提出过一种半导体器件，其在同一半导体衬底中具有绝缘栅极双极晶体管(IGBT)单元和续流二极管(FWD)单元。

在该半导体器件中，例如，在N型半导体衬底的表面部分中形成P型层，并在P型层的表面部分中形成N型发射极区。此外，形成第一沟槽以到达N型半导体衬底，同时通过穿过N型发射极区和P型层。栅极电极通过绝缘膜嵌入每个第一沟槽中。

此外，在相邻第一沟槽之间形成比N型发射极区更深的P⁺型区域，用于接触。形成第二沟槽以到达P型层，同时穿过P⁺型区域。在N型半导体衬底上方通过覆盖栅极电极的层间绝缘膜形成发射极电极。发射极电极嵌入第二沟槽中。亦即，第一沟槽被配置成形成沟槽栅极结构，第二沟槽被配置成形成发射极接触。

在N型半导体衬底的后表面上形成P⁺型集电极区和N⁺型阴极区。此外，在P⁺型集电极区和N⁺型阴极区上共同形成集电极电极。在这样的结构中，包括P⁺型集电极区的区段用作IGBT元件，包括N⁺型阴极区的区段用作二极管元件。

在二极管元件区段中，亦即，在二极管单元中，第二沟槽中嵌入的发射极电极用作二极管单元的阳极电极。阳极电极连接到的P型层的内部杂质浓度低于P⁺型区域的杂质浓度。在操作二极管单元时，限制了从IGBT单元向二极管单元中过度注入空穴。结果，改善了二极管单元的恢复特性。

不过，在该半导体器件中，由于第二沟槽穿过P⁺型区域并到达相邻第一沟槽之间的P型层。因此，必须要形成比N型发射极区更深的P⁺型区域，使得P⁺型区域能够接触第二沟槽中形成的发射极电极。此外，由于P⁺型区域位于第一沟槽和第二沟槽之间，用于减小对IGBT的阈值电压Vt影响的P⁺型区域净空非常小。

在具有P型半导体衬底的半导体器件中也有这样的缺点。

此外，在JP2007-214541的半导体器件中，接触二极管单元中的发射极电极的P⁺型区域具有杂质浓度，以确定IGBT单元的沟道区的阈值电压Vt。杂质浓度过高，与二极管元件阳极的杂质浓度那样。

因此，JP2007-214541A还提出形成杂质浓度比IGBT单元的P型区域低的P型阳极区，而不在二极管单元中形成第一沟槽和第二沟槽。在特殊工艺中利用独立掩模形成P型阳极区。在这样的结构中，限制了空穴注入到半导体衬底，因此可以实现期望的二极管特性。

不过，在二极管单元中具有特殊P型阳极区的结构中，从IGBT单元注入二极管单元的空穴相对增加。结果，正向电压Vf将会偏移，反向恢复电容将会减小。此外，二极管单元的截面结构与IGBT单元的不同。因此，电场可能集中在与位于IGBT单元末端的沟槽底部相邻处，导致耐压降低。

发明内容

鉴于上述问题创造了本发明，本发明的目的是提供一种能够限制从IGBT单元向二极管单元过度注入空穴的半导体器件。本发明的另一目的是提供一种在用于沟槽栅极结构的沟槽之间没有用于发射极接触的沟槽的半导体器件，能够在操作二极管时限制从IGBT单元向二极管单元过度注入空穴。本发明的另一目的是提供一种能够减少从IGBT元件区向二极管元件区注入空穴，同时确保耐压的半导体器件。