[发明专利]LDO输出过压保护电路及使用该保护电路的LDO

权利要求书

1.一种低压差线性稳压器输出过压保护电路，其特征在于，包括：

脉冲产生电路，其输入端与负载关断信号端口SLEEP连接，用于根据所述负载关断信号端口SLEEP的信号，产生窄脉冲信号；

关断电路，用于在接收到所述脉冲产生电路产生的窄脉冲信号时将PMOS管P2关断。

2.根据权利要求1所述的低压差线性稳压器输出过压保护电路，其特征在于，所述脉冲产生电路包括反相器INV1、反相器INV2、PMOS管P4、NMOS管N1、电容C、电阻R、与非门NAND1。

所述反相器INV1的输入端连接所述负载关断信号端口SLEEP；

所述反相器INV1的输出端连接所述PMOS管P4的栅极和所述NMOS管N1的栅极；

所述PMOS管P4的源极连接电源VDD，所述PMOS管P4的漏极通过串联所述电阻R连接所述NMOS管N1的漏极；

所述NMOS管N1的源极接地；

所述NMOS管N1的漏极连接所述反相器INV2的输入端和所述电容C的上端；

所述电容C的下端接地；

所述反相器INV2的输出端连接所述与非门NAND1的第一输入端；

所述与非门NAND1的第二输入端连接所述负载关断信号端口SLEEP；

所述与非门NAND1的输出端为所述脉冲产生电路的输出端。

3.根据权利要求2所述的低压差线性稳压器输出过压保护电路，其特征在于，所述关断电路包括PMOS管P3；所述PMOS管P3的栅极与所述脉冲产生电路的输出端连接，所述PMOS管P3的源极和所述电源VDD连接，所述PMOS管P3的漏极和所述PMOS管P2的栅极连接。

4.一种低压差线性稳压器，包括PMOS管P2，其特征在于，所述低压差线性稳压器还包括脉冲产生电路和关断电路；

所述脉冲产生电路的输入端与负载关断信号端口SLEEP连接，用于根据所述负载关断信号端口SLEEP的信号，产生窄脉冲信号；

所述关断电路，用于在接收到所述脉冲产生电路产生的窄脉冲信号时将所述PMOS管P2关断。

5.根据权利要求4所述的低压差线性稳压器，其特征在于，所述低压差线性稳压器包括误差放大器、分压电阻Rf1、分压电阻Rf2、电容Cout；

所述误差放大器的反相输入端连接参考电压VREF；

所述误差放大器的输出端连接所述PMOS管P2的栅极；

所述PMOS管P2的源极连接电源VDD；

所述PMOS管P2的漏极通过串联所述分压电阻Rf1和所述分压电阻Rf2接地；

所述分压电阻Rf1和所述分压电阻Rf2的公共端连接所述误差放大器的正相输入端；

所述PMOS管P2的漏极通过并联所述电容Cout和负载ILOAD接地；

所述PMOS管P2的漏极为所述低压差线性稳压器输出端。

6.根据权利要求5所述的低压差线性稳压器，其特征在于，所述脉冲产生电路包括反相器INV1、反相器INV2、PMOS管P4、NMOS管N1、电容C、电阻R、与非门NAND1；

所述反相器INV1的输入端连接所述负载关断信号端口SLEEP；

所述反相器INV1的输出端连接所述PMOS管P4的栅极和所述NMOS管N1的栅极；

所述PMOS管P4的源极连接电源VDD，所述PMOS管P4的漏极通过串联所述电阻R连接所述NMOS管N1的漏极；

所述NMOS管N1的源极接地；

所述NMOS管N1的漏极连接所述反相器INV2的输入端和所述电容C的上端；

所述电容C的下端接地；

所述反相器INV2的输出端连接所述与非门NAND1的第一输入端；

所述与非门NAND1的第二输入端连接所述负载关断信号端口SLEEP；

所述与非门NAND1的输出端为所述脉冲产生电路的输出端。

7.根据权利要求6所述的低压差线性稳压器，其特征在于，所述关断电路包括PMOS管P3；所述PMOS管P3的栅极与所述脉冲产生电路的输出端连接；所述PMOS管P3的源极和所述电源VDD连接；所述PMOS管P3的漏极和所述PMOS管P2的栅极连接。