[发明专利]一种非挥发性快闪存储器高密度多值存储的操作方法

说明书

技术领域

本发明涉及非挥发性快闪存储器（Flash）的操作方法，特别是局部俘获型存储器的高密度多值存储的编程和擦除方法。

背景技术

如今，非挥发性快闪存储器已广泛地应用于各种便携式电子产品，比如MP3播放器、数码相机、个人数字助理、移动电话和手提电脑等，高容量和低成本的flash存储器已经成为市场的迫切需求，因此增加存储容量和降低生产成本成为存储器生产商追求的目标。然而当存储器单元的尺寸进一步减小，接近物理极限时，通过减小单元尺寸增大存储容量的方法就行不通了，通过多值存储技术来增加存储密度就显得更加重要。因此多值单元存储的概念一经提出，立刻就成为了研究的热点，成为了提高存储密度的一个重要方法。不同于单值存储单元只能存储1位比特，多值存储单元是利用不同的编程电压或编程时间，改变存储层上存储的电荷的数量得到若干个不同的阈值电压。通过读取存储单元的电流值可以确定单元的阈值电压范围，从而可以确定所存储的多位比特值。为了将多值单元存储的信息准确地读出，不同编程状态的阈值电压之间应当要有足够的间距。但是受存储单元总的阈值电压分布范围的限制，在实现3位比特以上的多值存储时，每一个阈值电压允许的分布范围就很窄，且不同阈值电压之间允许的间距又很小，而现有的编程技术很难精确地将存储单元的阈值电压编程到特定值，因此多值单元具有的多个阈值电压之间容易出现交叠，从而使读出电路很难分辨出所存储的比特。另一方面，多值存储允许的每个阈值电压分布很窄，编程/擦除的耐受力和保持特性的退化非常严重，因此可靠性问题也严重影响了高密度多值存储技术的进一步应用。

局部俘获型硅-二氧化硅-氮化硅-二氧化硅-硅（SONOS）非挥发性快闪存储器能在一个存储单元的左右两边的源、漏结上方的SiN层中各实现1比特的局部存储。因此相比于传统的SONOS存储器，局部俘获型SONOS存储器能实现每个单元2比特的存储，NROM是它的典型代表，可参考美国专利No.7,110,300。如果每边存储位使用4值的多值存储，则每个存储单元可存储4比特，这就大大增加了存储密度，减小了成本。NROM的初始阈值电压分布一般为2V～3V，编程后的阈值电压分布一般为5V～6V。整个阈值电压的操作窗口限在3V左右，如果NROM单元每边要实现3比特的存储，则在3V的窗口上要有8个阈值电压分布区间，那么每个阈值电压的分布区间就只有0.3V左右。用传统的CHE编程技术去控制阈值电压达到这么精确的分布是非常困难的。

现在传统的多值操作方法很难实现8值3比特以上的高密度多值存储，因此寻找一种新的多值存储的操作方法来提高存储密度是非常迫切的。同时提高编程/擦除的精度，提高多值存储的可靠性，即增加编程/擦除的耐受力和信息的保持时间也是至关重要的技术。

发明内容

本发明目的是：针对局部俘获型Flash存储器，提出了一种进行高密度多值存储操作的新方法，使整个存储操作窗口增加了1倍，使存储单元能实现8值3比特以上的多值存储能力。该操作方法不但大大提高了存储单元的存储密度，同时提高了存储单元耐受力和保持能力，使8值3比特多值存储单元具有和4值2比特多值存储单元相同的可靠性。

本发明的技术方案是：非挥发性快闪存储器高密度多值存储的操作方法，根据本发明，局部俘获型多值单元的存储操作包括下面的步骤。首先将局部俘获型存储单元从阈值电压为2V～3V初始状态擦除到阈值电压-2V～-1V的初始状态。擦除后使局部俘获型存储单元左右两边存储位的阈值电压相同，且存储位在存储层中存储的电荷沿着沟道均匀的分布。由于传统的单边的带-带遂穿热空穴注入(BBHH)擦除方法不能将沟道区的阈值电压擦除的一致，本发明采用双边BBHH的擦除方法，即在源、漏极同时加一个正偏电压，栅极加一个负偏电压，衬底接地，可以将沟道区域和源漏结上方存储层的电荷均匀地擦除。但为了防止过擦除现象的发生，即擦除后单元的阈值电压小于预定的负值，本发明采用双边的碰撞电离产生衬底热电子注入(IIHE)的编程方法，即在源、漏极同时加一个正偏电压，栅极加一个正偏电压，衬底接地，将衬底碰撞电离产生的热电子均匀地注入到存储层中，使沟道区的阈值电压分布处处相同。