[发明专利]包括内部互连结构的半导体装置

说明书

技术领域

本发明的示范性实施例涉及半导体技术，更具体地，涉及包括内部互连结构的半导体装置。

背景技术

半导体装置封装要求半导体芯片以高密度安装在小的区域中。因此，正在研发采用贯穿硅通路(through silicon via，TSV)结构接触半导体芯片而形成三维堆叠封装的技术。因为TSV形成为穿过半导体芯片，所以TSV结构相比于引线接合结构可更加有效地缩短电信号传输路径。因此，TSV结构被认为是对高速运行装置有利的。

因为TSV被引入以穿过半导体芯片，所以TSV位于半导体芯片的表面上的受限区域中。尽管TSV不能设置在电路元件集成在其中的半导体芯片的有源区域中，但是TSV可以位于划片窄道(scribe lane)位于其中的半导体芯片的中心区域中或者半导体芯片的边缘区域中。因此，暴露为半导体芯片的后表面上的连接端的TSV的暴露位置限制在受限区域内。

当在模块基板或另一个电子装置上安装半导体芯片时，焊料球可用作半导体芯片与模块基板或另一个电子装置之间的电性连接的外部连接端。然而，焊料球的布置受限于电子元件工业联合会(Joint Electron Device Engineering Council，JEDEC)标准，并且焊料球的位置可能与TSV的位置不一致。因此，为了电性连接焊料球和TSV，用于互连路径选择(interconnection routing)的重排互连或印刷电路板(PCB)被设置在焊料球与半导体芯片之间。因此，TSV的位置可能受限于焊料球的布置，并且电信号路径可由于分离的基板的引入而被增加。

发明内容

本发明的实施例涉及半导体装置，其可克服由于外部连接端的排布造成的限制，因此允许以更大范围布置TSV或连接焊盘。

在一个实施例中，半导体装置包括：半导体芯片，包括前表面和与前表面相反的后表面，前表面上具有集成在其上的电路元件和互连；埋置导线，包括第一埋置导线和第二埋置导线，其中第一埋置导线与第二埋置导线相对于半导体芯片的前表面在垂直方向上分离；第一导电通路，从半导体芯片的前表面穿过而连接到埋置导线；以及第二导电通路，从半导体芯片的后表面穿过而连接到埋置导线。

在另一个实施例中，半导体装置包括：半导体芯片，包括前表面和与前表面相反的后表面；埋置导线，包括第一埋置导线和第二埋置导线，其中第一埋置导线与第二埋置导线相对于半导体芯片的前表面在垂直方向上分离；第一导电通路，从半导体芯片的前表面穿过而连接到第一埋置导线；第二导电通路，从半导体芯片的后表面穿过而连接到第二埋置导线；以及第三导电通路，设置以连接第一埋置导线和第二埋置导线。

在另一个实施例中，半导体装置包括：半导体芯片，包括前表面和与前表面相反的后表面，前表面暴露第一连接端，且后表面暴露与第一连接端分离的第二连接端；以及内部互连结构，包括水平埋置导线和垂直连接通路，设置以穿过半导体芯片从而连接第一连接端和第二连接端。

埋置导线可包括：第一埋置导线，平行于半导体芯片的前表面并且彼此分离以构成第一阵列；以及第二埋置导线，与第一阵列在垂直方向上分离并且设置为跨过第一阵列以构成第二阵列。

连接通路还可包括第三导电通路，设置以使第一埋置导线与第二埋置导线互连。

该半导体装置还可包括电介质通路，设置以从半导体芯片的前表面和后表面之一穿过而选择性地使第一埋置导线和第二埋置导线之一电性分离为多个导线部分。

附图说明

从以下结合附图的详细描述，上面的以及其它的方面、特征和优点将被更清楚地理解，其中：

图1是示出根据本发明示范性实施例的半导体装置的示例的透视图；

图2是示出根据本发明示范性实施例的埋置导线的布置的平面图；

图3是示出根据本发明示范性实施例的内部互连结构的平面图；

图4和5是示出根据本发明示范性实施例的内部互连结构的示例的视图；

图6是示出根据本发明示范性实施例的内部互连结构的另一示例的截面图；

图7是示出根据本发明示范性实施例的埋置导线的形成工艺的视图；

图8是示出根据本发明示范性实施例的埋置导线的截面结构的视图；以及

图9是示出根据本发明示范性实施例的半导体装置的变型的截面图。

具体实施方式

在下文，将参考附图描述本发明的实施例。然而，实施例仅为示例目的而不旨在限制本发明的范围。