[发明专利]提高数据保持能力的浮体动态随机存储器单元制造方法

说明书

技术领域

本发明涉及一种半导体制备技术领域，尤其涉及一种提高数据保持能力的浮体动态随机存储器单元制造方法。

背景技术

随着集成电路工艺的高速发展，集成度和工艺允许片内集成更多的存储器。嵌入式存储器在系统级芯片(SoC，System on Chip)的面积比重逐年增加，由1999年平均20％的芯片面积上升到2007年60-70％乃至2014年的90％的面积，由此可见，嵌入式存储器的优劣对芯片的影响将越来越大。其中，嵌入式存储器中动态随机存取存储器(DRAM，Dynamic Random Access Memory)具备速度快、功耗低、高密度等优点，随着嵌入式动态存储器技术的发展已经使得大容量DRAM在目前的系统级芯片SoC中被广泛运用。虽然大容量嵌入式动态存储器(eDRAM，embedded Dynamic Random Access Memory)的运用给SoC带来诸如改善宽带和降低功耗等功能，但是，SoC芯片只能通过采用嵌入技术来实现eDRAM的各种好处。传统eDRAM的每个存储单元除了晶体管之外，还需要一个深沟槽电容器结构，电容器的深沟槽使得存储单元的高度比其宽度大很多，因此，eDRAM工艺与常规逻辑工艺差异很大，造成制造工艺困难，其制作工艺与CMOS超大规模集成电路工艺非常不兼容，整合相当困难，限制了它在嵌入式SoC中的应用。

近几年来，一个重要的发展方向便是利用浮体效应存储单元(FBC，Floating Body Cell)替代eDRAM的动态存储器。FBC是利用浮体效应(FBE，Floating Body Effect)的动态随机存储器单元，参见图1a和1b，其原理是利用绝缘体上硅(SOI，Silicon on Insulator)器件208中氧埋层202(BOX)的隔离作用所带来的浮体效应，将被隔离的浮体(Floating Body)作为存储节点，实现写“1”和写“0”。下面以浮体效应存储单元采用NMOS结构为例，结合图1a和图1b对FBC的工作原理进行阐述。如图1a所示，以源极(S)220作为参考电压，源极可以接地，在栅极(G)218漏极(D)222加正偏压，器件导通，在小尺寸器件中，较小的源-漏电压即可在漏极端附近处形成很高的电场，由于该横向电场作用，在漏端的强场区，沟道电子获很大的漂移速度和能量，成为热载流子，这些热载流子一部分在漏极附近与硅原子碰撞电离，产生电子空穴对，一部分空穴228被由栅极指向衬底的纵向电场扫入衬底，形成衬底电流。由于有氧埋层202的存在，衬底电流无法释放，使得空穴在浮体积聚，定义为第一种存储状态，可定义为写“1”。如图1b所示，以源极作为参考电压，在栅极上施加正偏压，在漏极上施加负偏压，通过PN结正向偏置，空穴从浮体发射出去，定义为第二种存储状态，可定义为写“0”。由于衬底电荷的积聚，会改变器件的阈值电压(Vt)，可以通过电流的大小感知这两种状态造成阈值电压的差异，即实现读操作。由于浮体效应存储单元去掉了传统DRAM中的电容器，不仅使得其工艺流程完全与CMOS工艺兼容，同时可以构成密度更高的存储器，因此有希望替代现有的传统eDRAM应用于嵌入式系统芯片中。

然而，当FBC采用PMOS结构时却遭遇了问题。相对于NMOS结构的FBC，PMOS结构的FBC在数据保持(Data Retention)方面的性能要差。这是由于对于PMOS结构的浮体效应存储器单元，在写“1”的时候，如图2所示，衬底积聚的载流子是电子226，由于电子的有效质量远小于空穴，所以，电子的迁移率要大于空穴，因此，衬底积聚的电子更容易从源端泄漏，造成PMOS结构的FBC在数据保持方面的性能下降。

为了解决上述问题，需要提升PMOS结构的FBC俘获电子的能力，使得PMOS结构的FBC的数据保持性能得到提高，但在实际的实施过程中仍然存在相当大的壁垒，亟待引进能有效改善上述缺陷的新方法，以解决PMOS结构的FBC使用时面临的最主要的问题。

发明内容

本发明所要解决的技术问题是提供一种提高数据保持能力的浮体动态随机存储器单元制造方法，以增加氧埋层与衬底之间的界面悬挂键，从而有效的俘获电子，提高PMOS结构的浮体动态随机存储器单元的数据保持性能。

为解决上述问题，本发明提出的一种实现提高数据保持能力的浮体动态随机存储器单元制造方法，包括如下步骤：

提供第一硅片，在第一硅片上制备氧埋层；

在第一硅片上键合第二硅片，制备绝缘体上硅硅片；