[发明专利]一种用于LDPC解码器的低功耗异步比较选通器

说明书

技术领域

本发明主要涉及电子技术领域，特别涉及一种用于LDPC解码器的低功耗的异步比较选通器的结构和电路实现。

背景技术

集成电路(IC)设计进入深亚微米工艺技术后，功耗逐渐成为人们考虑和关注的因素。尤其像依赖电池供电的便携式电子设备，如手机、笔记本电脑等都迫切需要低功耗设计。因此低功耗设计成为集成电路设计的一个重要方向，贯穿于从系统设计、逻辑设计到物理设计以及工艺实现的整个集成电路设计流程。LDPC码由于其优异的性能，被广泛应用于移动通信标准中。LDPC码运算量大，其中比较选通运算是主要的运算，占据了运算量80％以上。因此比较选通器消耗了整个解码器的大部分功耗，它的低功耗设计对降低LDPC解码器的功耗具有重要意义。

同步比较选通器是由同步比较器和同步选通器直接连接而成的，它的计算特点是：同步比较器通过运算产生的数据与输入到同步选通器的数据不同步，这样会产生过渡信号和毛刺，并传递到下一级的运算中，因此增加了不必要的功耗。针对这个问题，迫切需要设计一种低功耗的比较选通器，使得比较器产生的数据和选通器的输入同步运算，不产生过渡信号和毛刺，以此来解决同步设计的不足，并降低功耗。

发明内容

本发明的目的在于克服现有技术存在的上述不足，提供一种用于LDPC解码器的低功耗异步比较选通器，通过使用统一的工作控制信号来代替时钟信号，使数据稳定，不会产生过渡信号或者是毛刺信号，从而达到降低功耗的目的。

为了实现上述目的，本发明提供以下技术方案：

一种用于LDPC解码器的低功耗异步比较选通器，其中包括：

一个异步比较器，用于接收两个输入信号，根据工作控制信号进行运算，输出完成信号和比较结果信号，所述两个输入数据分别是第一输入信号和第二输入信号；

一个异步选通器，用于接收第一输入信号和第二输入信号以及一个选择信号和一个预充电信号，其中选择信号是异步比较器产生的比较结果信号，预充电信号是异步比较器产生的完成信号经过延时电路之后得到的；异步选通器根据选择信号和预充电信号，对第一输入信号和第二输入信号进行运算，并产生第一输出结果和第二输出结果；

延时电路，用于将异步比较器的完成信号经过匹配后的延时输入到异步选通器，作为异步选通器的预充电信号。

上述的用于LDPC解码器的低功耗异步比较选通器，其中异步比较器由一个完成信号检测单元和至少一个两位的异步比较单元构成；两个以上的所述异步比较单元级联后与完成信号检测单元构成多位异步比较器，异步比较器由完成信号检测单元产生一个完成信号和两个比较结果信号，所述的两个比较结果信号分别是结果为大于或相等的输出信号和结果为小于的输出信号。

上述的用于LDPC解码器的低功耗异步比较选通器，其中异步选通器采用异步2选2选通单元级联构成；异步比较器产生的比较结果信号作为异步选通器的选择信号；异步比较器产生的完成信号，经过延时电路后，作为异步选通器的预充电信号；最后，经过运算得到第一输出信号和第二输出信号。其中第一输出信号是输入信号中较大的信号，第二输出信号是较小的信号。

上述的用于LDPC解码器的低功耗异步比较选通器，所述延时电路采用基本反相器链构成，将异步比较器产生的完成信号经过延时电路，连接到异步选通器中，作为异步选通器的预充电信号。

与现有技术相比，本发明具有如下优点和技术效果：本发明的异步比较选通器，利用异步电路结构的特点，通过统一的信号使得数据稳定。同时，由于比较器产生的完成信号经过匹配的延时电路输入到选通器，作为选通器的预充电信号，所以这样组成的异步比较选通器不会产生过渡信号和毛刺。另外，异步比较器和异步选通器相对于同步比较器和同步选通器，在功耗上有优势。因此，相比于同步比较选通器，本发明降低了功耗。

附图说明

图1是低功耗的异步比较选通器的结构图；

图2是异步比较器的结构图；

图3是两位异步比较单元的结构图；

图4是异步比较器的完成信号检测单元的结构图；

图5是异步2选2选通单元的结构图。

具体实施方式

为了更便于本领域技术人员实施本发明，下面结合附图以及具体的实施方式对本发明的实施做进一步的描述，但本发明的实施和保护范围不限于此。