[发明专利]128位RSA处理器

权利要求书

1.一种128位RSA处理器，其特征在于，包括：

一数据处理单元，用以对128位数据进行运算操作；

一ROM单元，用以存储执行指令以控制RSA运算的流程；

一RAM单元，用以存储RSA运算所需数据和运算结果；

一寄存器单元，与该数据处理单元、ROM单元以及RAM单元相连，用以实现数据的暂存和传递；以及

一接口单元，与该寄存器单元以及RAM单元相连，用来与外部结构相连接，以传递控制信号和输入输出数据。

2.如权利要求1所述的128位RSA处理器，其特征在于，该ROM单元存储有多条指令组成的程序，每条指令由指令码和操作数构成，长度为28bit。

3.如权利要求2所述的128位RSA处理器，其特征在于，每条指令由4 bit的指令码和24bit的操作数构成，操作数不足24bit的在后面通过补0来补齐。

4.如权利要求2所述的128位RSA处理器，其特征在于，该数据处理单元可根据当前执行的指令中的指令码的指示，对128位数据进行加法、减法、与操作和移位操作。

5.如权利要求4所述的128位RSA处理器，其特征在于，该数据处理单元可进行的加法运算包括串行进位加法和保留进位加法，其中，串行进位加法处理的两个加数是128位，保留进位加法处理的两个加数是2048位。

6.如权利要求4所述的128位RSA处理器，其特征在于，该数据处理单元还可根据当前执行的指令中的指令码的指示，对128位数据进行递增操作；而该数据处理单元可进行的移位操作包括左移和右移。

7.如权利要求1所述的128位RSA处理器，其特征在于，该RAM单元包括256个寻址空间，每个寻址空间可存放一个128位数据。

8.如权利要求1所述的128位RSA处理器，其特征在于，该RAM单元中数据的初始化是通过从接口单元获得数据先写入到寄存器单元中，再通过接口单元给出的控制信号使RAM单元的片选信号和写信号有效，将寄存器单元中的128位数据写入到RAM单元中。

9.如权利要求1所述的128位RSA处理器，其特征在于，该寄存器单元包括一个1位的状态寄存器，用以装载数据处理单元运算过程中产生的进位；七组数据寄存器，每组数据寄存器包含十六个128位的数据寄存器，用以装载当前需要处理或者保存的数据；一个9位的程序计数器，用以存放下一条要执行指令在ROM单元中的地址；以及一个8位的RAM地址寄存器，用以存放当前使用的RAM单元中的地址。

10.如权利要求1所述的128位RSA处理器，其特征在于，该寄存器单元与外部结构之间数据传输是8位的，该128位RSA处理可根据外部结构给出的控制信号来启动RSA运算和向外部结构表明RSA运算结束。