[发明专利]NAND型非易失性存储器的数据擦除方法

权利要求书

1.一种非易失性半导体存储器件，包括：

包括沟道形成区的单晶半导体；

所述沟道形成区上面的第一绝缘层；

中间夹着所述第一绝缘层而形成在所述沟道形成区上面的电荷存储层；

所述电荷存储层上面的氮化膜；

所述氮化膜上面的第二绝缘层；以及

中间夹着所述氮化膜和所述第二绝缘层而形成在所述电荷存储层上面的控制栅极。

2.如权利要求1所述的非易失性半导体存储器件，其特征在于，

所述第二绝缘层包括从以下组中选择出的材料：氧化铝、氧化铪、氧化钽。

3.如权利要求1所述的非易失性半导体存储器件，其特征在于，

所述电荷存储层由以下材料形成：含有锗的材料或者具有含有硅和锗的氮化物的材料。

4.如权利要求1所述的非易失性半导体存储器件，其特征在于，

所述单晶半导体被包括在SOI衬底中。

5.一种用于从根据权利要求1所述的非易失性半导体存储器件中擦除数据的方法，所述非易失性半导体存储器件进一步包括：位线；源线；具有第一非易失性存储元件和第二非易失性存储元件的NAND型单元；以及选择晶体管，

其中，所述第一非易失性存储元件和第二非易失性存储元件串联连接，

其中，所述第一非易失性存储元件和第二非易失性存储元件各包括：半导体、中间夹着隧道绝缘膜而形成在所述半导体上面的电荷存储层、以及中间夹着绝缘膜而形成在所述电荷存储层上面的控制栅极；

所述NAND型单元的一个端子通过所述选择晶体管连接于所述位线；以及

所述NAND型单元的另一个端子连接于所述源线，

其特征在于，所述方法具有如下步骤：

通过对所述位线和所述源线施加第一电位，对所述第一非易失性存储元件的所述控制栅极施加第二电位，而且对所述第二非易失性存储元件的所述控制栅极施加不同于所述第二电位的第三电位，而放出存储在所述第一非易失性存储元件的所述电荷存储层中的电荷。

6.一种电子器件，其特征在于，包括根据权利要求1所述的非易失性半导体存储器件。

7.一种非易失性半导体存储器件，包括：

包括沟道形成区的单晶半导体；

所述沟道形成区上面的第一绝缘层；

所述第一绝缘层上面的第一氮化膜；

中间夹着所述第一绝缘层和所述第一氮化膜而形成在所述沟道形成区上面的电荷存储层；

所述电荷存储层上面的第二氮化膜；

所述第二氮化膜上面的第二绝缘层；以及

中间夹着所述第二氮化膜和所述第二绝缘层而形成在所述电荷存储层上面的控制栅极。

8.如权利要求7所述的非易失性半导体存储器件，其特征在于，

所述第二绝缘层包括从以下组中选择出的材料：氧化铝、氧化铪、氧化钽。

9.如权利要求7所述的非易失性半导体存储器件，其特征在于，

所述电荷存储层由以下材料形成：含有锗的材料或者具有含有硅和锗的氮化物的材料。

10.如权利要求7所述的非易失性半导体存储器件，其特征在于，

所述单晶半导体被包括在SOI衬底中。