[发明专利]高阻抗网络有效
| 申请号： | 201110258308.2 | 申请日： | 2011-09-02 |
| 公开（公告）号： | CN102386875A | 公开（公告）日： | 2012-03-21 |
| 发明（设计）人： | 安德鲁·M·乔丹;哈维耶·雅撒;史蒂文·M·沃斯汀 | 申请（专利权）人： | 飞兆半导体公司 |
| 主分类号： | H03H7/38 | 分类号： | H03H7/38 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 吕雁葭 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 阻抗 网络 | ||
1.一种集成电路，包括：
网络，所述网络包括：
在第一和第二节点之间耦合的反并联二极管对，所述反并联二极管对包括：具有P+/NWELL结的第一二极管；和具有N+/PWELL结的第二二极管；
其中第一和第二二极管具有公共衬底。
2.如权利要求1的集成电路，其中第一二极管包括具有NWELL的PMOS晶体管。
3.如权利要求2的集成电路，其中所述PMOS晶体管的漏极和所述NWELL耦合到第二节点。
4.如权利要求2的集成电路，其中所述PMOS晶体管的源极耦合到第一节点。
5.如权利要求2的集成电路，其中所述PMOS晶体管的栅极耦合到电源电压。
6.如权利要求1的集成电路，其中第二二极管包括具有PWELL的NMOS晶体管。
7.如权利要求6的集成电路，其中所述NMOS晶体管包括配置为将衬底与所述NMOS晶体管的PWELL隔离开的隔离阱。
8.如权利要求7的集成电路，其中所述NMOS晶体管的源极和所述PWELL耦合到第二节点。
9.如权利要求7的集成电路，其中所述NMOS的漏极耦合到第一节点。
10.如权利要求1的集成电路，其中所述衬底包括蓝宝石上硅SOS衬底。
11.如权利要求1的集成电路，其中所述衬底与第一二极管的NWELL之间的界面提供配置为在第二节点和电源之间耦合的第一寄生二极管。
12.如权利要求11的集成电路，其中所述衬底与第二晶体管的隔离阱之间的界面提供配置为在第二节点和电源基准之间耦合的第二寄生二极管。
13.如权利要求12的集成电路，其中所述二极管的隔离阱与第二二极管的PWELL之间的界面提供配置为在电源和电源基准之间耦合的第三寄生二极管。
14.一种制造集成电路的方法，所述方法包括：
在公共衬底上提供包括P+/NWELL界面的第一二极管结和包括N+/PWELL界面的第二二极管结；和
以反并联二极管对配置来耦合第一和第二二极管结以形成第一高阻抗网络。
15.如权利要求14的方法，其中提供第一二极管结包括使用具有P+/NWELL界面的PMOS晶体管。
16.如权利要求14的方法，其中提供第二二极管结包括使用具有N+/PWELL界面的NMOS晶体管。
17.如权利要求14的方法，其中提供第一二极管结包括提供具有P+/NWELL界面的PMOS晶体管，以及提供第二二极管结包括提供具有N+/PWELL界面的NMOS晶体管。
18.如权利要求14的方法，其中在公共衬底上提供第一和第二二极管结包括在公共的蓝宝石上硅SOS衬底上提供第一和第二二极管结。
19.如权利要求18的方法，其中在SOS衬底上提供第一和第二二极管结包括利用具有P+/NWELL界面的PMOS晶体管提供第一二极管结，以及利用具有N+/PWELL界面的NMOS晶体管提供第二二极管结。
20.如权利要求14的方法，包括：
提供与第一高阻抗网络实质上相同的第二高阻抗网络；
将第一高阻抗网络耦合在放大器的第一输入和共模电源输入之间；和
将第二高阻抗网络耦合在所述共模电源输入和所述放大器的第二输入之间。
21.如权利要求20的方法，其中提供第二高阻抗网络包括：在第一高阻抗网络的公共衬底上提供第二高阻抗网络。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于飞兆半导体公司，未经飞兆半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110258308.2/1.html，转载请声明来源钻瓜专利网。
