[发明专利]采用功耗分析检测FPGA芯片中恶意电路的方法及其系统

说明书

技术领域

本发明涉及电路检测技术，尤其涉及一种分析检测FPGA芯片中恶意电路的方法及其系统。

背景技术

近年来，虽然我国的集成电路产业得到了长足的发展，但很多关键、高端、高档集成电路(如高性能CPU、DSP、FPGA等芯片)仍主要依赖进口，这些进口集成电路被广泛应用于国防系统、武器装备、政府机构、金融、交通、电信等安全敏感领域。其中的FPGA芯片是可重复配置的，现有的主流FPGA芯片均基于SRAM技术，通过配置数据(bitstream)来确定其实际完成的功能，这使得FPGA芯片在设计、编程配置、使用等阶段容易遭到对手的篡改，使得在使用这些芯片时面临极大的安全隐患：对手可以篡改bitstream配置数据，从而往FPGA芯片中加入一些额外的恶意电路(这些恶意电路也被称为“硬件木马”)。硬件木马可能在将来某个时刻被对手触发或在某些情况下自行触发，从而达到扰乱系统功能、使整个系统失效的目的；而且某些硬件木马被触发后能将加密信息、密钥等隐蔽地泄露给对手。因此，需要对FPGA芯片中恶意电路的检测方法进行研究。

美国从2007年开始关注FPGA等可配置集成电路中的恶意电路问题，目前也已经提出了一些检测恶意电路的方法和技术。这些方法和技术主要分为三大类：基于失效分析的破坏性物理检测方法、基于ATPG(自动测试图形生成)的电学测试方法、基于旁路信号分析的非破坏性检测方法。其中基于旁路信号分析的检测方法与本发明最相近似。所谓旁路信号主要包括芯片工作过程中所产生的热、电磁辐射、功耗、时延等信号，它们的特征与芯片工作的实际情况密切相关，具有紧密的联系。IBM的Dakshi Agrawal等人于2007年发表的《Trojan Detection using IC Fingerprinting》一文，首次提出了采用功耗分析检测恶意电路的方法，该方法与本发明属于同一领域。此外还有其他研究人员也提出了类似的方法和技术。

现有的采用功耗分析检测恶意电路的研究成果都是利用仿真模拟技术来加以验证(即通过运行在计算机上的软件进行仿真模拟来验证这些成果的有效性)，还没有一个实际的硬件系统可用于这些研究成果的验证和确认。现有技术还停留在恶意电路检测的理论研究、仿真数据分析这一层面上。假如给定一个实际的FPGA芯片，由于缺乏相应的硬件检测系统，现有技术并不能确定该FPGA芯片中是否存在恶意电路。

发明内容

针对现有技术的缺点，本发明的目的是提供一种采用功耗分析检测FPGA芯片中恶意电路的方法及其系统，对被测FPGA芯片中是否存在恶意电路(硬件木马)进行检测，帮助剔除可疑的FPGA芯片，从而保障使用FPGA芯片的整机系统的安全与可靠性。

为了实现上述目的，本发明采用功耗分析检测FPGA芯片中恶意电路的系统包括：直流稳压电源，给被测FPGA芯片和施加激励FPGA芯片提供直流电源；电流探头，测量被测FPGA芯片电源端的瞬态电流；示波器，在被测FPGA芯片生成的触发信号的触发下，采集电流探头测量到的电流信号；施加激励FPGA芯片，给被测FPGA芯片施加激励信号，并将被测FPGA芯片的响应信号传输至计算机中，以备与预期响应进行比较校验；计算机，接收用户编写的激励约束，产生测试向量，并完成响应校验、示波器设置、波形数据收集、数据分析与处理工作。

优选地，被测FPGA芯片与施加激励的FPGA芯片位于同一块PCB板上，且被测FPGA芯片通过IC插座的方式安装到该PCB上。

优选地，电流探头串接在被测FPGA芯片的内核电源端与上述直流稳压电源输出端之间。

优选地，示波器设置为“单次触发模式”，示波器的信号输入端与所述电流探头连接，示波器的触发输入端与被测FPGA芯片的触发信号波形输出端相连，示波器的数据传输端与计算机相应输入端相连。

优选地，施加激励FPGA芯片的输出端与被测FPGA芯片的输入端相连，而输入端与计算机的相应输出端相连。

同时，本发明的一种采用功耗分析检测FPGA芯片中恶意电路的方法包括如下步骤：(101)计算机根据用户提供的激励约束生成相应的测试向量；(102)采集功耗波形数据；(103)计算机对从示波器中读取到的功耗波形数据进行处理与分析，通过比较被测FPGA芯片的功耗波形数据的特征与参考FPGA芯片功耗波形数据的特征是否一致，来判断被测FPGA芯片中是否存在恶意电路。

优选地，在步骤(101)中，所述的激励约束是由用户手动输入的。