[发明专利]堆迭式半导体封装结构及其制造方法

说明书

技术领域

本发明涉及一种堆迭式半导体封装结构及其制造方法，特别涉及一种利用硅穿孔实现的堆迭式半导体封装结构及其制造方法。

背景技术

液晶屏幕(Liquid Crystal Display，LCD)具有外型轻薄、低电源消耗以及低辐射等特性，已被广泛地应用在计算机系统、移动电话、个人数码助理(PDA)、数码相机及平板计算机等资讯产品上。一般而言，液晶屏幕的驱动芯片(Driving chip)一般利用玻璃覆晶(Chip on Glass，CoG)封装技术将驱动芯片直接安装至显示器的玻璃基板上，以缩小所需电路面积。

请参考图1A及图1B，图1A及图1B分别为现有一半导体封装结构10的剖面示意图及俯视示意图。半导体封装结构10用来实现一单芯片式驱动芯片，其将液晶屏幕的驱动电路(Driving Circuit)和静态随机存取内存(Static Random Access Memory，SRAM)电路以相同半导体制程设计于一布局区块100中，并通过凸块BMP1～BMPn对外交换信号。此设计造成半导体封装结构10面积尺寸较大(即图1B中的一芯片高度Y1过大)，并造成制程过程中一片晶圆(wafer)可切割的芯片(chip)数目较少，故产品出货数量会受限于半导体厂于该半导体制程所能提供的产能，无法满足客户订单须求。此外，单一布局区块100同时包括驱动电路和内存电路，因此设计上电路复杂度高，也可能造成制程良率较低。再者，布局区块100尺寸较大，内部金属布线长度难以有效缩短、电阻值也难以降低，造成传输速度较慢、寄生电容及耗电等问题。

因此，现有单一布局区块的设计方式不仅占据相当大的面积，对于追求将驱动芯片的面积、耗电量最小化、并同时提高良率、传输速度的业界来说，实有改进的必要。

发明内容

因此，本发明的主要目的即在提供一种堆迭式半导体封装结构及其制造方法。

为达成上述目的，本发明公开一种堆迭式半导体封装结构，用于一堆迭式芯片。该堆迭式半导体封装结构包括一第一半导体芯片，包括一金属层；一硅穿孔结构，贯穿该第一半导体芯片的一上表面，并电连接至该金属层；一重布线路层，形成于该第一半导体芯片的该上表面，并电连接至该硅穿孔结构；以及一第二半导体芯片，设置于该第一半导体芯片之上，并通过该重布线路层，连接至该第一半导体芯片。

为达成上述目的，本发明还公开一种形成用于一堆迭式芯片的一堆迭式半导体封装结构的方法。形成该堆迭式半导体封装结构的方法，包括有形成包括有一金属层的一第一半导体芯片；形成一硅穿孔结构，其贯穿该第一半导体芯片的一上表面，并电连接至该金属层；形成一重布线路层，其位于该第一半导体芯片的该上表面，并电连接至该硅穿孔结构；以及于该第一半导体芯片之上，形成一第二半导体芯片，并通过该重布线路层，连接至该第一半导体芯片。

附图说明

图1A为现有一堆迭式芯片的剖面示意图。

图1B为图1A中堆迭式芯片的俯视示意图。

图2A为依据一实施例的一堆迭式芯片的剖面示意图。

图2B为图2A中堆迭式芯片的俯视示意图。

图3为依据一实施例一流程的示意图。

其中，附图标记说明如下：

10、20                        半导体封装结构

100                           布局区块

200                           第一半导体芯片

202                           第二半导体芯片

BMP₁～BMP_n、BMP_L₁～BMP_L_m、  凸块

BMP_U₁～BMP_U_n

206                           金属层

208                           硅穿孔

210                           重布线路层

214                           封装材料

具体实施方式