[发明专利]适用于高频降压型电压转化器的自适应导通时间控制电路

权利要求书

1.一种适用于高频降压型电压转换器的自适应导通时间控制电路，所述降压型电压转换器电路由功率级和控制级电路组成，其中功率级由功率管PMOS、NMOS和滤波电感、电容组成；控制级由比较器、控制逻辑、自适用导通时间控制电路模块组成，其特征在于所述自适应导通时间控制电路由鉴频鉴相器（PFD）、基于电荷泵的低通滤波器（CPLPF）和电压控制延时单元（VCD）组成，用于产生转换器每个周期的导通时间；其中鉴频鉴相器（PFD）由两个D触发器（D1,D2）和一个与门（AND）组成，两个D触发器D端均接高电位（VDD），CK端分别接时钟信号CLK和占空比信号DUTY，输出为上升指示信号UP信号和下降指示信号DW信号，经过与门（AND）复位两D触发器；基于电荷泵的低通滤波器（CPLPF）由两个电流源I1和I2、两开关S1和S2、电阻Rp、两个电容C1和CP组成；电压控制延时单元（VCD）由组成电流镜的两个晶体管（M1,M2）及控制电容C2充放电的两个晶体管（M3，M4）、电容C2和比较器（CMP）组成；所述自适应导通时间控制电路与控制逻辑针对DUTY信号形成负反馈环路，从而实现对开关频率的锁定。

2.根据权利要求1所述的自适应导通时间控制电路，其特征在于：每个周期的导通时间即为电容C2充电至阈值VTH的时间；鉴频鉴相器通过比较器（CMP）比较DUTY信号与CLK信号的上升沿产生UP信号和DW信号，从而控制基于电荷泵的低通滤波器中的开关S1或S2，分别导通电流源I1或I2；电容C1上的充电电荷发生变化，该模块输出，也就是压控延时单元的阈值电压V_TH相应的产生变化，控制电容C2的充电时间，从而实现负反馈使得DUTY信号逐渐与CLK对齐，达到锁定频率的目的。